FPGA芯片測(cè)試方法研究.pdf

1、FPGA是目前廣泛使用的一種可編程器件。由于FPGA電路規(guī)模大,結(jié)構(gòu)復(fù)雜,高覆蓋率的自動(dòng)化測(cè)試一直是FPGA設(shè)計(jì)與生產(chǎn)上的難點(diǎn)。測(cè)試一種FPGA結(jié)構(gòu)需要大量的時(shí)間設(shè)計(jì)測(cè)試方案,測(cè)試成本很高,雖然研究者在這方面做了大量的工作,但仍依賴于很多的手工測(cè)試方法。
　　 本文的主要工作首先提出了一種針對(duì)FPGA互連資源開路故障的測(cè)試算法。該算法在FPGA布線算法的基礎(chǔ)上發(fā)展而來。該方法首先建立測(cè)試資源圖,通過事先規(guī)定的輸入輸出端口,運(yùn)行算

2、法,使其在測(cè)試資源圖上經(jīng)過盡可能多的資源節(jié)點(diǎn),以便生成盡量少的測(cè)試配置文件。對(duì)實(shí)際芯片F(xiàn)PGA-1進(jìn)行了測(cè)試,160個(gè)測(cè)試配置文件能夠覆蓋測(cè)試99.59％的互連資源。
　　 接著本文提出對(duì)于FPGA芯片的測(cè)試,僅僅測(cè)試開路故障是不夠的。為了對(duì)FPGA芯片進(jìn)行完備的測(cè)試,本文提出了一種與芯片結(jié)構(gòu)無關(guān)的測(cè)試算法。該方法通過建立布線資源圖,根據(jù)線網(wǎng)的走向動(dòng)態(tài)設(shè)定各邊的權(quán)重,然后利用改進(jìn)的Kruskal算法,自動(dòng)生成測(cè)試配置集。對(duì)于FP