基于ATE的百萬(wàn)門(mén)級(jí)FPGA測(cè)試方法的研究.pdf

1、FPGA（FieldProgrammable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，因其豐富的內(nèi)部資源以及應(yīng)用上的靈活性，深受研發(fā)及應(yīng)用工程師的喜愛(ài)，得到十分迅速的發(fā)展，已廣泛應(yīng)用于許多領(lǐng)域。國(guó)內(nèi)已經(jīng)出現(xiàn)了自主研發(fā)的百萬(wàn)門(mén)級(jí) FPGA芯片，其測(cè)試技術(shù)也得到了廣泛的重視和研究。對(duì)于 FPGA制造商而言，對(duì)芯片的批量測(cè)試需要借助于自動(dòng)化測(cè)試設(shè)備（ATE：Automatic Test Equipment），泰瑞達(dá)公司的J750大規(guī)模集成

2、電路測(cè)試系統(tǒng)是目前國(guó)內(nèi)應(yīng)用最廣泛的測(cè)試系統(tǒng)之一，因此基于J750的FPGA測(cè)試系統(tǒng)的程序開(kāi)發(fā)具有很強(qiáng)的可移植性，便于推廣，有著實(shí)際的應(yīng)用價(jià)值。本文就是以J750為測(cè)試開(kāi)發(fā)平臺(tái)，以成都華微電子科技有限公司自主研制的百萬(wàn)門(mén)級(jí)FPGA芯片做為研究模型，對(duì)其測(cè)試方法進(jìn)行研究。
　　本論文的主要工作內(nèi)容如下：
　　首先對(duì)FPGA器件在國(guó)內(nèi)外的研究狀況進(jìn)行了討論，分析了未來(lái)FPGA的發(fā)展趨勢(shì)，指出為本文所要研究的方向及討論內(nèi)容。

3、　　其次就本論文所研究器件的框架及內(nèi)部結(jié)構(gòu)做了詳細(xì)的分析。主要包括可編程邏輯單元（CLB）、可編程輸入輸出單元（IOB）、塊狀SelectRAM、數(shù)字時(shí)鐘管理器（DCM）、乘法器、內(nèi)部互聯(lián)線以及器件的配置方式。這部分的研究為本論文后面的研究工作指出了方向。
　　再次，本論文在研究器件結(jié)構(gòu)的基礎(chǔ)上，對(duì)相關(guān)的故障模型逐個(gè)做了分析，對(duì)一些測(cè)試?yán)碚撨M(jìn)行了討論性研究，主要包括窮舉測(cè)試、路徑掃描測(cè)試方法、存儲(chǔ)器的測(cè)試方法、內(nèi)建自測(cè)試測(cè)試（BI

4、ST）、邊界掃描測(cè)試方法，單獨(dú)討論了FPGA內(nèi)部互聯(lián)線的故障模型和測(cè)試方法。這部分理論為本論文之后的討論提供了重要的理論依據(jù)。
　　最后以百萬(wàn)門(mén)級(jí)FPGA芯片為研究對(duì)象，以J750測(cè)試平臺(tái)為條件，討論了具體的測(cè)試方法和實(shí)現(xiàn)過(guò)程。根據(jù)測(cè)試平臺(tái)的特點(diǎn)，利用研究對(duì)象的結(jié)構(gòu)和測(cè)試?yán)碚撓嘟Y(jié)合的方法，研究出具體實(shí)現(xiàn)對(duì)百萬(wàn)門(mén)級(jí) FPGA的實(shí)際有效的測(cè)試方法，從降低測(cè)試成本的要求出發(fā)，對(duì)其主要的組成單元進(jìn)行了高覆蓋率測(cè)試，可以達(dá)到制造商對(duì)于篩選測(cè)