版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、在這篇論文中,我們分析了sRAM-based的FPGA的結(jié)構(gòu)特點(diǎn),其中重點(diǎn)分析了互連結(jié)構(gòu)和互連資源。另外,我們引入了DFT的概念,并分析了ASIC設(shè)計(jì)流程中,DFT所考慮的問題,這里包括故障模型,掃描鏈和全掃描測試。對于FPGA測試,我們首先根據(jù)FPGA測試的環(huán)境,測試的對象,和測試方法將FPGA測試分成了不同的種類,并分析不同測試的特點(diǎn)。
在本文中,我們將重點(diǎn)討論FPGA中互連資源的測試。這里我們采用了基于掃描鏈的互連資源測
2、試,同時(shí)引入Buffered-WUT的概念用以壓縮測試CONFIG的數(shù)量。我們用TILE中的可編程資源構(gòu)建掃描鏈,并根據(jù)GRM中的開關(guān)方向,將測試分為水平向測試,垂直向測試,左傾測試及右傾測試。我們的工作重點(diǎn)放在水平向測試。
在具體工作中,首先將原始FPGA電路建模成gate-level網(wǎng)表,并對每個(gè)TILE進(jìn)行單一化。然后,根據(jù)不同的測試CONHG將單一化后的gate-level網(wǎng)表remodel成多個(gè)不同的網(wǎng)表。最后對每一
3、個(gè)網(wǎng)表使用TurboScan工具進(jìn)行掃描鏈提取和測試向量生成,并產(chǎn)生相應(yīng)的testbench。在remodel之后的網(wǎng)表上進(jìn)行掃描鏈和測試向量的仿真驗(yàn)證。
掃描鏈提取結(jié)果表明在單一行TILE中,兩條掃描鏈提取成功,每個(gè)掃描鏈上有95個(gè)掃描單元。ATPG結(jié)果表明,在CONFIG1的配置下,7個(gè)測試向量的故障覆蓋率為84.53%。這個(gè)結(jié)果說明,初邊角處的開關(guān),剩下的所有水平方向開關(guān)都可以在一個(gè)CONFIG下被測試。而剩余的25%的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- FPGA芯片互連線測試.pdf
- Virtex系列FPGA內(nèi)部互連線測試.pdf
- FPGA的邊界掃描測試方法研究.pdf
- FPGA互連資源測試與診斷方法研究.pdf
- 基于多掃描鏈的內(nèi)建自測試設(shè)計(jì).pdf
- 基于掃描鏈阻塞技術(shù)的低費(fèi)用測試方法研究.pdf
- 基于掃描鏈阻塞技術(shù)降低測試費(fèi)用的方法研究.pdf
- 基于掃描鏈重排序的低功耗測試方法研究.pdf
- 邊界掃描互連測試矢量生成與故障診斷的研究.pdf
- FPGA互連結(jié)構(gòu)設(shè)計(jì)評估與測試.pdf
- 基于多掃描鏈的測試數(shù)據(jù)壓縮方法研究.pdf
- 基于FPGA的PCIExpress與RapidIO高速互連技術(shù)驗(yàn)證.pdf
- 基于FPGA的光互連網(wǎng)絡(luò)實(shí)驗(yàn)平臺設(shè)計(jì).pdf
- 采用FPGA邏輯控制的光互連鏈路接口卡的研制.pdf
- 基于掃描鏈阻塞技術(shù)的時(shí)延測試低費(fèi)用方法研究.pdf
- 基于fpga的鍵盤掃描程序設(shè)計(jì)
- 基于FPGA的EBCOT掃描設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多掃描鏈的BIST設(shè)計(jì).pdf
- 基于多掃描鏈的集成電路內(nèi)建自測試方法研究.pdf
- 基于ieee1149.1的多邊界掃描鏈測試技術(shù)研究
評論
0/150
提交評論