基于掃描鏈的FPGA互連測試.pdf

1、在這篇論文中，我們分析了sRAM-based的FPGA的結(jié)構(gòu)特點，其中重點分析了互連結(jié)構(gòu)和互連資源。另外，我們引入了DFT的概念，并分析了ASIC設(shè)計流程中，DFT所考慮的問題，這里包括故障模型，掃描鏈和全掃描測試。對于FPGA測試，我們首先根據(jù)FPGA測試的環(huán)境，測試的對象，和測試方法將FPGA測試分成了不同的種類，并分析不同測試的特點。
　　在本文中，我們將重點討論FPGA中互連資源的測試。這里我們采用了基于掃描鏈的互連資源測

2、試，同時引入Buffered-WUT的概念用以壓縮測試CONFIG的數(shù)量。我們用TILE中的可編程資源構(gòu)建掃描鏈，并根據(jù)GRM中的開關(guān)方向，將測試分為水平向測試，垂直向測試，左傾測試及右傾測試。我們的工作重點放在水平向測試。
　　在具體工作中，首先將原始FPGA電路建模成gate-level網(wǎng)表，并對每個TILE進(jìn)行單一化。然后，根據(jù)不同的測試CONHG將單一化后的gate-level網(wǎng)表remodel成多個不同的網(wǎng)表。最后對每一

3、個網(wǎng)表使用TurboScan工具進(jìn)行掃描鏈提取和測試向量生成，并產(chǎn)生相應(yīng)的testbench。在remodel之后的網(wǎng)表上進(jìn)行掃描鏈和測試向量的仿真驗證。
　　掃描鏈提取結(jié)果表明在單一行TILE中，兩條掃描鏈提取成功，每個掃描鏈上有95個掃描單元。ATPG結(jié)果表明，在CONFIG1的配置下，7個測試向量的故障覆蓋率為84.53％。這個結(jié)果說明，初邊角處的開關(guān)，剩下的所有水平方向開關(guān)都可以在一個CONFIG下被測試。而剩余的25％的