基于FPGA的PCIExpress與RapidIO高速互連技術驗證.pdf

1、集成電路發(fā)展逐漸趨向于高速率低功耗，從上世紀90年代，處理器的速率呈現(xiàn)出指數(shù)增長，而系統(tǒng)總線和芯片互連技術卻發(fā)展緩慢。傳統(tǒng)的PCI總線已經(jīng)滿足不了高速CPU對數(shù)據(jù)讀取和寫入速度的需求，并且由于其陳舊的總線結構帶來的缺陷，已經(jīng)無法適應系統(tǒng)架構的要求，新的互連技術越來越成為人們關注的焦點。
　　PCI Express總線作為PCI總線的替代品，在兼容PCI總線的同時，提供了最高256GT/S的傳輸速率，具有大塊數(shù)據(jù)傳輸效率高、系統(tǒng)拓撲

2、簡單、技術門檻低、使用和設計成本低等特點。PCI Express總線使用了最新的高速串行收發(fā)器，有效的ACK/NAK協(xié)議保證數(shù)據(jù)鏈路可靠性，并且在數(shù)據(jù)發(fā)送過程中，使用包的形式發(fā)送數(shù)據(jù)，保證數(shù)據(jù)高效率發(fā)送的同時去除了邊帶信號，目前已經(jīng)廣泛應用于計算機中本地IO總線。而RapidIO作為新興產品，在嵌入式系統(tǒng)中得到了廣泛的應用，其最高傳輸速率在僅僅使用4個通道的情況下達到25GT/S，在串行總線小包的傳輸效率更高、允許更靈活的拓撲結構和多樣

3、的處理部件、更好的系統(tǒng)穩(wěn)定性、更高效率的流控機制、更多級的服務質量和更強的錯誤管理機制，適用于高實時性、高可靠性的嵌入式系統(tǒng)的設計。
　　本文以高速互連技術作為立足點，介紹高速互連技術物理層的實現(xiàn)方案，包括LVDS、CML、ECL等高速差分電平規(guī)范，以及使用了時鐘恢復電路、8B/10B編解碼等技術的高速串行收發(fā)器；同時以PCI Express和RapidIO的協(xié)議及工作原理為基礎，分析了各自的優(yōu)缺點，分別介紹其工作機制和實現(xiàn)基礎；