版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、航空電子的快速發(fā)展,給航空電子總線互連技術(shù)提出了更高的要求?;ミB總線RapidIO以其高速高效的特點(diǎn),滿足了新一代航空電子系統(tǒng)發(fā)展的高要求,成為本文的研究對(duì)象。
RapidIO是一種新型高性能、低引腳數(shù)、基于報(bào)文交換的互連體系結(jié)構(gòu),是為滿足現(xiàn)在和未來(lái)高性能嵌入式系統(tǒng)的獨(dú)特需求而設(shè)計(jì)的一種開放式互連技術(shù)標(biāo)準(zhǔn),能廣泛滿足嵌入式系統(tǒng)應(yīng)用的需求,包括微處理器、網(wǎng)絡(luò)設(shè)備中的存儲(chǔ)器映射I/O器件、存儲(chǔ)子系統(tǒng)和通用計(jì)算機(jī)平臺(tái)的互聯(lián)。Ra
2、pidIO的應(yīng)用使芯片與芯片之間、板與板之間的通信帶寬高達(dá)1Gbps到60Gbps的傳輸速率,為嵌入式系統(tǒng)設(shè)計(jì)提供了高帶寬、低延遲的互連解決方法。
本文首先深入研究了串行RapidIO技術(shù),并對(duì)其三層體系結(jié)構(gòu)——物理層、傳輸層和邏輯層進(jìn)行了詳細(xì)的分析,并且討論了維護(hù)和錯(cuò)誤管理的相關(guān)問(wèn)題。接著設(shè)計(jì)了一套R(shí)apidIO互連系統(tǒng)的架構(gòu),并分別從硬件層和軟件層來(lái)設(shè)計(jì)。硬件層上,選擇了將Freeseale的MP08641D處理器和T
3、undra的Tsi578交換芯片互連組成互連系統(tǒng);軟件層設(shè)計(jì)上,在嵌入式實(shí)時(shí)操作系統(tǒng)VxWorks及其相配套的開發(fā)工具Tornad02.2的軟件環(huán)境中,實(shí)現(xiàn)了驅(qū)動(dòng)層的RapidIO驅(qū)動(dòng)開發(fā)和中間件層的多處理器間通信功能。在中間件層上,進(jìn)行了可靠的消息通信和非可靠的大塊數(shù)據(jù)傳輸,完成多處理器之間的通信,實(shí)現(xiàn)RapidIO互連系統(tǒng)的網(wǎng)絡(luò)功能,形成從底層到上層的RapidIO系統(tǒng)互連。最后對(duì)整個(gè)系統(tǒng)進(jìn)行了通信功能測(cè)試以及延遲和帶寬兩大指標(biāo)的性
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速串行RapidIO接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證.pdf
- 串行RapidIO協(xié)議的實(shí)現(xiàn)與驗(yàn)證.pdf
- 基于PCI總線的高速串行通信研究與實(shí)現(xiàn).pdf
- 串行RapidIO互連系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的串行RapidIO接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 串行RapidIO總線在存儲(chǔ)系統(tǒng)中的應(yīng)用研究.pdf
- 高速串行總線解碼與觸發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速串行總線的控制與應(yīng)用.pdf
- 高速串行總線系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn).pdf
- 基于FPGA的串行總線的研究與實(shí)現(xiàn).pdf
- 基于RapidIO總線的進(jìn)程間通信系統(tǒng)的研究與實(shí)現(xiàn).pdf
- 高速串行收發(fā)器與寄生供電總線的研究.pdf
- 基于PXIe總線的高速串行背板設(shè)計(jì).pdf
- 基于LVDS高速串行總線通信技術(shù)的研究.pdf
- 面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計(jì)與實(shí)現(xiàn).pdf
- 串行現(xiàn)場(chǎng)總線協(xié)議的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的串行總線解碼與觸發(fā)技術(shù)的研究與實(shí)現(xiàn).pdf
- spi串行總線接口的verilog實(shí)現(xiàn)
評(píng)論
0/150
提交評(píng)論