高速串行總線系統(tǒng)設(shè)計.pdf

1、現(xiàn)代信息處理系統(tǒng)的發(fā)展使得系統(tǒng)中需要處理的信息量越來越大，信息交換的速度越來越快，各種單元與信息處理部分的信息交互也變的越來越復(fù)雜。高速串行總線技術(shù)不僅可以顯著提高系統(tǒng)中數(shù)據(jù)傳輸?shù)乃俣?，并且由于技術(shù)前沿、擴展性強、發(fā)展?jié)摿Υ蟮葍?yōu)勢使其在民用和軍用等領(lǐng)域得到了廣泛得研究和應(yīng)用。 本論文在對串行總線通信理論和高速數(shù)字電路系統(tǒng)設(shè)計理論等相關(guān)內(nèi)容進(jìn)行分析和研究的基礎(chǔ)上，根據(jù)項目的具體要求完成了系統(tǒng)的總體設(shè)計，提出了系統(tǒng)的各項技術(shù)指標(biāo)，對

2、系統(tǒng)的數(shù)據(jù)處理部分、時鐘部分、電源部分和連接器等各部分的設(shè)計和對器件的選取進(jìn)行了說明；在FPGA前仿真工作的基礎(chǔ)上完成了原理圖的設(shè)計；進(jìn)行了全面的高速印制電路板設(shè)計的LineSim前仿真及BoardSim后仿真，進(jìn)而完成了系統(tǒng)各個印制電路板的設(shè)計及實現(xiàn)。通過上述這些工作，完成了整個系統(tǒng)硬件平臺的搭建。同時，本論文在系統(tǒng)硬件平臺的基礎(chǔ)上完成了系統(tǒng)邏輯結(jié)構(gòu)的設(shè)計，對系統(tǒng)的邏輯接口和系統(tǒng)的邏輯分層進(jìn)行了說明；設(shè)計了系統(tǒng)測試平臺，并利用測試平臺