高速串行RapidIO接口的設計與實現.pdf

1、串行RapidIO技術在高速嵌入式系統(tǒng)內部的信號交換方面存在獨特的優(yōu)勢，RapidIO具有很強的信號傳輸能力，同時RapidIO協(xié)議在各個方面都有著很詳細的規(guī)定，可以用硬件電路保證高速信號傳輸的可靠性，而且RapidIO具有極低的延遲和高帶寬，支持任意方式的互連拓撲結構，極大地提高了系統(tǒng)的靈活性。因此，RapidIO技術得到了廣泛的應用。
　　本研究對RapidIO的協(xié)議規(guī)范體系進行了深入的介紹。具體分析了RapidIO協(xié)議規(guī)范的

2、基本層次結構，操怍和包的格式，并對RapidIO協(xié)議規(guī)范的邏輯層、傳輸層以及物理層的功能和結構進行了詳細的歸納和總結。在對協(xié)議規(guī)范進行了深入了解的基礎上，本文完成了對RapidIO接口的物理層硬件結構設計。具體的硬件設計將物理層劃分為物理編碼子層、串行協(xié)議層、Buffcr及包處理模塊、物理媒介附屬子層四個部分。物理編碼子層的設計又分為8b/10b編解碼模塊、空閑序列產生模塊、通道同步狀態(tài)機和1X端口初始化狀態(tài)機。串行協(xié)議層的設計分為CR

3、C-16產生與校驗模塊，控制符號產生及校驗模塊、發(fā)送狀態(tài)機和接收狀態(tài)機。其中在CRC-16產生與校驗模塊的設計中，由于傳統(tǒng)的CRC-16產生方案中，包在最后一個周期不同結束邊界的情況增加了CRC運算的設計難度；而在CRC-16校驗方案中，傳統(tǒng)的方案存在關鍵路徑過長或者資源占用過多的缺點。針對這些存在的問題，分別提出了一種改進的CRC-16產生及CRC-16校驗方案。Buffer及包處埋模塊的設計分為發(fā)送Buffer及包處理模塊和接收Bu