高速數(shù)傳基帶板及串行接口的設(shè)計(jì).pdf

1、隨著嵌入式處理技術(shù)的快速發(fā)展和人們對信息高速實(shí)時(shí)性的進(jìn)一步要求，給高性能嵌入式系統(tǒng)帶來了許多難題。在傳統(tǒng)的嵌入式系統(tǒng)中，提高處理器的速度能極大改善系統(tǒng)性能。但研究表明，總線頻率表征的CPU可用帶寬的增長相對于由時(shí)鐘頻率表征的CPU內(nèi)核性能的增長較慢，而且他們之間的差距正在逐步擴(kuò)大。因此，提高處理器的處理速度對于系統(tǒng)性能提高的影響已經(jīng)很微弱了，而系統(tǒng)內(nèi)部不同模塊之間的通信速度已成為了限制高速嵌入式系統(tǒng)性能提高的重要因素。于是，為了解決以上

2、的難題，同時(shí)滿足現(xiàn)在和未來高性能嵌入式系統(tǒng)需求，一種針對高性能嵌入式系統(tǒng)芯片間和板間互聯(lián)而設(shè)計(jì)的，可實(shí)現(xiàn)點(diǎn)對點(diǎn)操作、高效且具有很高可靠性和有效擁塞控制的高速互聯(lián)協(xié)議——RapidIO應(yīng)運(yùn)而生。
　　針對嵌入式系統(tǒng)的需求以及傳統(tǒng)互連方式的局限性，RapidIO協(xié)議做了如下改進(jìn)：提高打包效率，減小傳輸時(shí)延、簡化流控機(jī)制和協(xié)議，限制軟件復(fù)雜度，使得糾錯(cuò)重傳機(jī)制乃至整個(gè)協(xié)議棧易于實(shí)現(xiàn)、支持多種速率傳輸模式和多種物理層技術(shù)，靈活且易于擴(kuò)展等

3、。
　　本文正是基于高性能嵌入式系統(tǒng)所面臨的高速互聯(lián)瓶頸以及RapidIO所體現(xiàn)出的優(yōu)越性，對 RapidIO技術(shù)進(jìn)行分析和研究工作，具體如下：首先，對串行RapidIO協(xié)議的研究背景以及現(xiàn)階段國內(nèi)外的發(fā)展?fàn)顩r做簡要說明。其次，就RapidIO協(xié)議結(jié)構(gòu)進(jìn)行深入研究。為了滿足靈活性和可擴(kuò)展性的要求，RapidIO協(xié)議分為三層：邏輯層、傳輸層和物理層，這種層次結(jié)構(gòu)的最大特點(diǎn)是，修改任意層的事務(wù)類型都不會影響到其它層，緊接著說明搭建高速