基于掃描鏈阻塞技術(shù)的時(shí)延測試低費(fèi)用方法研究.pdf

1、測試能夠有效地保證電路的可靠性,是集成電路產(chǎn)業(yè)鏈——設(shè)計(jì)、制造、測試、封裝中必不可少的一個(gè)環(huán)節(jié)。隨著半導(dǎo)體工業(yè)的發(fā)展,測試成本越來越高,低費(fèi)用測試技術(shù)在這一領(lǐng)域顯得舉足輕重,已然成為國內(nèi)外研究的熱門課題。
　　 本文主要探討集成電路時(shí)延測試的低費(fèi)用測試技術(shù)。為了降低測試功耗,一些基于掃描鏈阻塞技術(shù)的測試方法相繼出現(xiàn)。然而這些方法中有些是基于固定故障,有些需要額外控制信號(hào),從而增加了測試數(shù)據(jù)量,使得測試費(fèi)用增加。
　　 為

2、了克服這些問題,本文基于國內(nèi)外現(xiàn)有的理論成果,分析集成電路測試的基本原理,提出了一種基于掃描鏈阻塞技術(shù)的輪流捕獲時(shí)延低費(fèi)用測試方法。在該方案中,將被測電路中的所有掃描單元分成N(N為正整數(shù))條子掃描鏈,使得電路中最長的子掃描鏈長度降為單鏈結(jié)構(gòu)的1/N。由于測試一個(gè)故障并不需要所有的掃描單元都活躍,子掃描鏈的劃分使得測試故障時(shí)可以阻塞一部分子掃描鏈。在測試模式下,該方法只有一條子掃描鏈或者全部子掃描鏈活躍。而在傳統(tǒng)測試方法中,整條掃描鏈都