已閱讀1頁(yè),還剩79頁(yè)未讀, 繼續(xù)免費(fèi)閱讀
版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、延遲鎖相環(huán)(DLL)電路是當(dāng)前高頻時(shí)鐘產(chǎn)生電路設(shè)計(jì)中的重要研究課題之一,它在減小輸出信號(hào)抖動(dòng)、降低鎖定時(shí)間方面與傳統(tǒng)的鎖相環(huán)相比有獨(dú)特的優(yōu)勢(shì)和作用。本課題項(xiàng)目來(lái)源于中芯國(guó)際設(shè)計(jì)服務(wù)部I/O組,基于SMIC0.13μm CMOS工藝,完成一款應(yīng)用于DVI RX中的延遲鎖相環(huán)電路。
本文首先詳細(xì)研究了高頻時(shí)鐘產(chǎn)生電路的基本理論,包括了鎖相環(huán),電荷泵鎖相環(huán)以及延遲鎖相環(huán)的電路原理、結(jié)構(gòu),對(duì)比介紹了它們各自的特點(diǎn)和應(yīng)用。在此基礎(chǔ)上
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DLL的高頻時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- 基于DLL的900MHz時(shí)鐘產(chǎn)生電路研究與設(shè)計(jì).pdf
- 基于DLL技術(shù)的多相時(shí)鐘設(shè)計(jì).pdf
- 快速鎖定的高精度多相時(shí)鐘產(chǎn)生電路研究與設(shè)計(jì).pdf
- 用于高精度多相時(shí)鐘數(shù)字系統(tǒng)的雙環(huán)DLL電路設(shè)計(jì)與仿真.pdf
- 片上時(shí)鐘產(chǎn)生電路的研究.pdf
- 一種應(yīng)用于TDC的低抖動(dòng)多相高頻時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 全數(shù)控時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- 基于溫度的DRAM刷新時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- FPGA中基于DLL的時(shí)鐘網(wǎng)絡(luò)的設(shè)計(jì).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- HF RFID中時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 基于時(shí)鐘產(chǎn)生應(yīng)用的自偏置鎖相環(huán)的設(shè)計(jì).pdf
- 基于高性能FPGA應(yīng)用的DLL研究與設(shè)計(jì)實(shí)現(xiàn).pdf
- 時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 多相電路功率理論的研究.pdf
- 可單片集成的時(shí)鐘電路及其應(yīng)用設(shè)計(jì)研究.pdf
- 適用于無(wú)源UHF RFID標(biāo)簽芯片的時(shí)鐘產(chǎn)生電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于MDLL的高速時(shí)鐘緩沖電路分析與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論