已閱讀1頁，還剩51頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、工學(xué)碩士學(xué)位論文片上時(shí)鐘產(chǎn)生電路的研究ResearchofClockGenerationCircuitonChip徐金龍哈爾濱工業(yè)大學(xué)2009年6月ClassifiedIndex：TN432U.D.C.:621.3.049.774DissertationftheMaster’sDegreeinEngineeringRESEARCHOFCLOCKGENERATIONCIRCUITONCHIPCidate：XuJinlongSupervis
2、：AssociateProf.LaiFengchangAcademicDegreeAppliedf：MasterofEngineeringSpecialty：MicroelectronicsSolidstateElectronicsAffiliation:Dept.ofMicroelectronicsScienceDateofalDefence：June2009DegreeConferringItittiHarbinInstituteo
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于片上時(shí)鐘的全速測試電路的設(shè)計(jì).pdf
- 全數(shù)控時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- 基于DLL的高頻時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- 基于多相時(shí)鐘產(chǎn)生電路的DLL的研究與應(yīng)用.pdf
- HF RFID中時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 基于溫度的DRAM刷新時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 基于DLL的900MHz時(shí)鐘產(chǎn)生電路研究與設(shè)計(jì).pdf
- 快速鎖定的高精度多相時(shí)鐘產(chǎn)生電路研究與設(shè)計(jì).pdf
- 高速自校準(zhǔn)CMOS片上時(shí)鐘設(shè)計(jì)研究.pdf
- 時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 片上諧振時(shí)鐘陣列耦合特性分析
- 基于鎖相環(huán)技術(shù)的片內(nèi)時(shí)鐘穩(wěn)定電路.pdf
- 基于FPGA的片上電路進(jìn)化設(shè)計(jì)研究.pdf
- 手機(jī)基帶芯片中鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 支持動(dòng)態(tài)變頻的片上系統(tǒng)的時(shí)鐘控制單元.pdf
- 時(shí)鐘電路.dwg
- CMOS片上ESD保護(hù)電路設(shè)計(jì)研究.pdf
- 時(shí)鐘電路.dwg
評論
0/150
提交評論