基于FPGA的時鐘頻率動態(tài)重置算法研究與應用.pdf

1、時鐘頻率動態(tài)重置技術,是指通過軟件動態(tài)地改變電路模塊的工作時鐘頻率,以達到降低功耗、減少散熱,延長電路模塊使用壽命等作用。此項技術被廣泛地應用到處理器之中,使處理器在性能和功耗上達到比較理想的平衡。國際上比較有代表性的主要有Intel公司的SpeedStep技術以及AMD公司的Cool’n’Quiet和PowerNow!技術。而國內(nèi)對此項技術的研究卻少之又少,遠遠落后于國外。
　　 本文中,首先針對現(xiàn)有混合模式時鐘管理器(MMC

2、M)動態(tài)重置算法占用大量ROM空間、與用戶交互性不強的問題,提出一種基于FPGA的頻率動態(tài)重置改進型算法。動態(tài)重置端口(DRP)與加強型MMCM原型連接,采用狀態(tài)機來驅(qū)動DRP,順序?qū)崿F(xiàn)讀取輸出端口寄存器地址、讀取分頻值、使能端口寄存器讀寫等功能,以達到軟件動態(tài)改變電路模塊工作頻率的功能。
　　 然后,我們設計了一個用戶可控的頻率動態(tài)重置系統(tǒng),用戶在電腦終端直接輸入電路模塊序號和頻率值即可改變相應模塊的工作頻率。該系統(tǒng)主要由處理

3、器軟核MicroBlaze連接電腦和動態(tài)重置模塊BeatMaster而成,BeatMaster的可重置輸出時鐘信號作為MicroBlaze和PCIe的測速模塊Speed_Test的工作時鐘。此系統(tǒng)可作為時鐘發(fā)生模塊應用到其它系統(tǒng)中,即可使用戶任意改變其余模塊的工作頻率。
　　 時鐘頻率動態(tài)重置的最終目的是減少電路的功耗,因此,監(jiān)測不同工作頻率下電路模塊的功耗情況成為此研究的必需項目。基于System monitor模塊,我們設計