分時(shí)交替ADC頻域加權(quán)校準(zhǔn)算法的設(shè)計(jì)及實(shí)現(xiàn).pdf

1、數(shù)字信號(hào)處理技術(shù)飛躍發(fā)展，在多個(gè)領(lǐng)域如數(shù)字通信、寬帶軟件無(wú)線電、醫(yī)療電子儀器等的應(yīng)用對(duì)高性能系統(tǒng)的數(shù)字化提出了更高需求。高精度、高采樣率、低功耗是ADC發(fā)展的必然方向。在當(dāng)前的電路工藝與設(shè)計(jì)水平的限制，單片ADC很難同時(shí)做到高速率和高精度采樣的同時(shí)提升。在高速信號(hào)處理領(lǐng)域的應(yīng)用，ADC的速率仍然是一個(gè)關(guān)鍵的技術(shù)瓶頸。分時(shí)交替ADC（TIADC）結(jié)構(gòu)是實(shí)現(xiàn)超高速采樣的重要方法。但是TIADC結(jié)構(gòu)中通道間的差異嚴(yán)重影響了系統(tǒng)的動(dòng)態(tài)性能，數(shù)字

2、后處理校準(zhǔn)技術(shù)成為了提升TIADC系統(tǒng)性能的重要手段。
　　本文對(duì)目前TIADC系統(tǒng)的發(fā)展概況做了闡述，并在已有的系統(tǒng)校準(zhǔn)技術(shù)發(fā)展的基礎(chǔ)上建立了時(shí)分交替 ADC系統(tǒng)的行為模型，從理論上分析了時(shí)分交替 ADC的增益誤差、時(shí)間誤差和偏置誤差的來(lái)源，及其對(duì)系統(tǒng)性能的影響。
　　同時(shí)，在對(duì)當(dāng)前已有的數(shù)字后處理校準(zhǔn)算法研究分析的基礎(chǔ)上開發(fā)了 TIADC系統(tǒng)算法性能評(píng)估和開發(fā)的虛擬平臺(tái)。該平臺(tái)主要用于系統(tǒng)校準(zhǔn)算法的功能驗(yàn)證和性能分析，以

3、及對(duì)硬件平臺(tái)采集數(shù)據(jù)的處理。
　　本文還設(shè)計(jì)了一種基于誤差測(cè)量的增益和時(shí)鐘誤差頻域加權(quán)校準(zhǔn)算法，采用了基于四參數(shù)正弦擬合的通道間失配誤差估計(jì)算法。在四通道12bit，400MHz的TIADC系統(tǒng)上進(jìn)行的仿真表明，經(jīng)過(guò)校準(zhǔn)的系統(tǒng)可以獲得ENOB7.4bit，SFDR62dB的提升。
　　文章最后基于STRATIX III系列的EP3SE260F1152C2開發(fā)板設(shè)計(jì)了四通道12bit，400MHz的TIADC系統(tǒng)增益和時(shí)鐘誤差