多通道SAR ADC數(shù)字后臺校準技術(shù)的研究與實現(xiàn).pdf

1、模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter,以下簡稱ADC）在現(xiàn)代電子系統(tǒng)中發(fā)揮著重要作用，在雷達通信、圖像采集、視頻監(jiān)控等多種領(lǐng)域中獲得了廣泛的應(yīng)用。經(jīng)過學術(shù)界與工業(yè)界多年的不斷努力，ADC的性能幾乎達到了現(xiàn)有工藝、設(shè)計水平的極限。但是其應(yīng)用環(huán)境仍然要求具有更高速度和精度的ADC。為了進一步提高ADC的速度，一種多通道時間交織結(jié)構(gòu)模數(shù)轉(zhuǎn)換器(Time-InterleavedAnalog-to-Digital C

2、onverter，簡稱TIADC)被提出并迅速獲得了大量的研究。
　　理論上多通道時間交織ADC的速度可以通過增加子通道數(shù)得到線性提高，但是由于工藝失配的存在，導致每個通道間存在失配誤差（主要包括失調(diào)失配、增益失配、采樣時間失配），從而嚴重影響了多通道時間交織ADC的整體性能。在此背景下，通過數(shù)字輔助設(shè)計技術(shù)，將多通道時間交織ADC的通道間失配誤差在數(shù)字領(lǐng)域進行估計并校準的方法應(yīng)運而生。
　　本文通過對已有多種校準算法的研究

3、，指出了已有校準算法的不足，并在此基礎(chǔ)上給出了針對多通道時間交織ADC三種誤差的校準算法:基于指數(shù)平均器的相對失調(diào)失配校準算法、基于加權(quán)積分算法的增益失配校準算法和基于統(tǒng)計反饋的采樣時間失配校準算法。相對已有校準算法，本文研究的失配校準算法具有適用范圍廣，校準精度高，易于硬件實現(xiàn)等優(yōu)點。
　　為了驗證算法的有效性，本文通過多種驗證平臺進行了算法的驗證。首先通過matlab/simulink平臺搭建了4通道4GHz8bits多通道時

4、間交織SAR ADC模型，并完成了算法的行為級功能驗證;其次在行為級驗證的基礎(chǔ)上，通過verilog硬件描述語言完成了算法的代碼實現(xiàn)，并通過modelsim平臺完成算法的前仿;然后通過TSMC65nm工藝完成算法的綜合，并返回到modelsim里面完成算法的后仿真;為了更加全面的驗證算法的功能，在前仿的基礎(chǔ)上通過Altera stratixⅣ系列的FPGA平臺完成了算法的FPGA驗證。結(jié)合多種驗證平臺的驗證結(jié)果，都證實了本文所采用的算法