多通道ADC全數(shù)字后臺校準(zhǔn)算法的研究和實現(xiàn).pdf

1、ADC作為連接模擬域和數(shù)字域的橋梁,在消費電子、通信、計算控制、儀器儀表等系統(tǒng)中應(yīng)用廣泛。其中,多通道時間交叉ADC采用多個子通道并行工作,具有很高的采樣速率,得到眾多高速用戶的青睞。然而,受工藝等因素的影響,多通道時間交叉ADC各通道間不可避免地存在各種失配誤差,這嚴(yán)重降低了系統(tǒng)的動態(tài)性能。
　　本文研究高性能多通道時間交叉ADC的數(shù)字輔助校準(zhǔn)技術(shù)及其實現(xiàn)。文中針對14位多通道時間交叉ADC的劈分校準(zhǔn)結(jié)構(gòu),分析建立了其失配誤差模

2、型,研究實現(xiàn)了基于該結(jié)構(gòu)的后臺數(shù)字校準(zhǔn)算法。其中在校準(zhǔn)采樣時間失配誤差時,分別研究了一階校準(zhǔn)算法、高階校準(zhǔn)算法及一階級聯(lián)校準(zhǔn)算法并比較了它們在低頻和高頻輸入時的表現(xiàn)。
　　一階校準(zhǔn)算法采用LMS濾波器自適應(yīng)地估計時間失配誤差,根據(jù)輸出的泰勒展開多項式對輸出結(jié)果作一階誤差項補(bǔ)償以實現(xiàn)校準(zhǔn)。同理,高階校準(zhǔn)是對輸出泰勒展開式作高階誤差項補(bǔ)償。在此基礎(chǔ)上,本文利用一階級聯(lián)校準(zhǔn)技術(shù),對輸出的相鄰點分別作一階校準(zhǔn),使用校準(zhǔn)后的輸出結(jié)果計算出一

3、階導(dǎo)數(shù),并利用該導(dǎo)數(shù)對前一時刻的輸出結(jié)果作一階補(bǔ)償。仿真結(jié)果表明,低頻輸入時,三者效果相當(dāng);高頻輸入時,在同樣的輸入和誤差下,一階校準(zhǔn)補(bǔ)償后有效位為10位左右,高階校準(zhǔn)為11.5位,而一階級聯(lián)校準(zhǔn)達(dá)到了13.5位。
　　本文首先使用MATLAB完成了校準(zhǔn)算法的功能設(shè)計和驗證,并以此為黃金模型進(jìn)一步用Verilog HDL實現(xiàn)了算法的RTL級設(shè)計,并用Modelsim驗證了電路的硬件功能。最后,利用邏輯綜合工具實現(xiàn)了算法的ASIC結(jié)