專用于SRAM失配特性研究的可尋址測試芯片的研究與實現(xiàn).pdf

1、隨著集成電路制造的工藝尺寸不斷減小，集成電路制造工藝越來越復雜，由缺陷引起的成品率問題漸趨嚴重。晶體管的失配問題也因為工藝尺寸的減小而變得嚴重，失配問題對集成電路的性能的影響非常明顯，從而會造成成品率的問題。SRAM單元中的晶體管由于尺寸更小，設計更加緊湊，設計規(guī)則更嚴格等問題，SRAM單元中晶體管的失配問題更加嚴峻。測試芯片作為監(jiān)測制造工藝缺陷，評估產(chǎn)品可靠性和提取器件工藝參數(shù)的工具，對提升集成電路制造工藝成品率起著舉足輕重的作用。可

2、尋址測試芯片由于在放置測試結(jié)構(gòu)的數(shù)量上具有非常大的優(yōu)勢而成為測試芯片分支的研究熱點。本文圍繞更高面積利用率和測試精度的專用于SRAM失配特性研究的可尋址測試芯片展開了研究:
　　1)針對SRAM的特殊結(jié)構(gòu)，提出了一種專用于SRAM單元中晶體管對的失配特性研究的測試結(jié)構(gòu)的設計方法。對于SRAM單元中的PD、PG和PU三種類型的晶體管對，分別設計了其對應的測試結(jié)構(gòu)。這些測試結(jié)構(gòu)都是在原始的SRAM單元版圖的基礎上修改而得到的，修改的原

3、則是保持其前端設計不變，修改部分金屬繞線隔離待測晶體管與其他晶體管的連接，并且修改后的測試結(jié)構(gòu)版圖保持對稱。
　　2)針對專用于SRAM單元晶體管對的失配特性的測試設計了放置在劃片槽的可尋址測試芯片。該方法實現(xiàn)了在68×2381 um2的測試芯片面積內(nèi)放置120對DUT，并能夠準確的測量每個DUT的晶體管性能參數(shù):飽和狀態(tài)下的漏極和源極之間的電流、亞閾值電流、飽和狀態(tài)下的閾值電壓和線性狀態(tài)下的閾值電壓。這種測試芯片在28 nm C