SRAM的動(dòng)態(tài)故障測(cè)試研究.pdf

1、隨著嵌入式存儲(chǔ)器在片上系統(tǒng)(SoC)中的使用越來(lái)越廣泛，嵌入式存儲(chǔ)器測(cè)試在工業(yè)界和學(xué)術(shù)界受到了廣泛關(guān)注。隨著存儲(chǔ)器工藝尺寸的減小，為了獲得高存儲(chǔ)密度和快速的存取速度，SRAM可能會(huì)在制造時(shí)出現(xiàn)一些新的缺陷。由于嵌入式存儲(chǔ)器通常比較復(fù)雜，因此故障的建模和測(cè)試成為了一項(xiàng)比較困難的任務(wù)。經(jīng)典的存儲(chǔ)器測(cè)試算法只適用于靜態(tài)故障，而不足以測(cè)試超深亞微米(VeryDeepSub-Micron,VDSM)技術(shù)下出現(xiàn)的新型故障，這類新型故障被稱為動(dòng)態(tài)故障

2、。因此，研究SRAM的動(dòng)態(tài)故障具有重要的理論意義與實(shí)用價(jià)值。
　　本文以SRAM的動(dòng)態(tài)故障測(cè)試為研究?jī)?nèi)容，主要研究?jī)?nèi)容如下：
　　(1)基于六晶體管構(gòu)建簡(jiǎn)化的SRAM電路及其參數(shù)的選取。為縮短仿真時(shí)間，構(gòu)建了一種簡(jiǎn)化的SRAM電路，包括預(yù)沖電路和寫(xiě)驅(qū)動(dòng)，并通過(guò)仿真證實(shí)了此簡(jiǎn)化電路具有正確的讀、寫(xiě)以及保持?jǐn)?shù)據(jù)的功能。鑒于本文仿真在TSMC180nm工藝下進(jìn)行，且結(jié)合存儲(chǔ)單元的W/L比例限制，最終決定選取了各晶體管的尺寸。

3、>　　(2)SRAM存儲(chǔ)單元的阻抗性開(kāi)路故障研究。首先介紹了存儲(chǔ)單元并對(duì)其存在的故障進(jìn)行了分析研究，重點(diǎn)研究了動(dòng)態(tài)讀破壞故障(dRDF)產(chǎn)生的原因及其測(cè)試算法，通過(guò)仿真實(shí)驗(yàn)得出了讀操作的次數(shù)M、植入故障的阻值和讀操作周期之間的聯(lián)系。然后對(duì)靜態(tài)故障也進(jìn)行了仿真實(shí)驗(yàn)，并比較了靜態(tài)故障與動(dòng)態(tài)故障之間的差異。
　　(3)SRAM預(yù)沖電路的阻抗性開(kāi)路故障研究。首先介紹了預(yù)充電路并對(duì)其存在的故障進(jìn)行了分析研究，重點(diǎn)研究了未修復(fù)寫(xiě)故障(URWF