FPGA核心電路CLB的設(shè)計(jì)與研究.pdf

1、FPGA(Field Programable Gate Array)即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。相比于國(guó)際FPGA公司多年的發(fā)展積累，國(guó)內(nèi)FPGA技術(shù)的發(fā)展處于起步階段，西安智多晶微電子抓住國(guó)產(chǎn)FPGA設(shè)計(jì)的迫切需求，瞄準(zhǔn)國(guó)產(chǎn)FPGA的巨大市場(chǎng)，設(shè)計(jì)了IST系列F

2、PGA。
　　論文基于IST項(xiàng)目中的FPGA核心電路CLB(Configure Logic Block)的設(shè)計(jì)與優(yōu)化，深入研究了FPGA器件邏輯配置模塊的核心結(jié)構(gòu)和原理，設(shè)計(jì)和優(yōu)化CLB電路結(jié)構(gòu)和性能，采用55nm標(biāo)準(zhǔn)CMOS工藝，利用全定制設(shè)計(jì)方法設(shè)計(jì)電路，Cadence標(biāo)準(zhǔn)的全定制(Full Custom)流程，利用VCS作為功能驗(yàn)證工具，利用Hspice做性能分析和優(yōu)化，在工藝和工具上都有先進(jìn)性，在設(shè)計(jì)原理上具有獨(dú)創(chuàng)性。主要

3、內(nèi)容有如下:
　　1.詳細(xì)介紹了CLB的三大工作模式(Ripple mode，Logic mode，RAM mode)以及各種各模式下的功能原理，并基于FPGA的查找表(LUT)加寄存器(Register)的結(jié)構(gòu)，詳細(xì)論述了其功能可編程的邏輯實(shí)現(xiàn)過程，同時(shí)對(duì)比其他FPGA的設(shè)計(jì)，分析本項(xiàng)目CLB設(shè)計(jì)的特點(diǎn)。在CLB的布線(Routing)部分，分別介紹了公布的幾種布線算法，分析其特點(diǎn)，結(jié)合其特點(diǎn)簡(jiǎn)要介紹了本項(xiàng)目布線的解決方案。

4、r>　　2.針對(duì)CLB的特點(diǎn)，搭建了具有高效率和符合CLB特點(diǎn)的驗(yàn)證平臺(tái)，利用VCS工具，驗(yàn)證了CLB的各種模式以及其對(duì)應(yīng)的功能的正確性。利用自動(dòng)比對(duì)的標(biāo)準(zhǔn)位和波形的詳細(xì)分析，完備而又直觀的驗(yàn)證了CLB的功能。
　　3.基于FPGA芯片對(duì)應(yīng)的編程軟件設(shè)計(jì)的要求和目標(biāo)規(guī)格(Target spec)中的性能要求，對(duì)CLB的設(shè)計(jì)做了版圖后仿真，在添加了寄生參數(shù)的前提下，分析各功能電路的負(fù)載并正確合理加入負(fù)載，同時(shí)利用Hspice的高精度