基于fpga的矩陣鍵盤接口電路的設(shè)計(jì)

1、基于FPGA的矩陣鍵盤接口電路的設(shè)計(jì)1目錄目錄11.緒論31.1FPGA概況31.2本課題的研究意義41.3本章小結(jié)42.VHDL語言52.1VHDL語言概述52.2VHDL語言的優(yōu)點(diǎn)62.3利用VHDL語言設(shè)計(jì)數(shù)字系統(tǒng)的特點(diǎn)82.4VHDL語言的基本結(jié)構(gòu)92.5本章小結(jié)103.矩陣鍵盤接口電路原理和數(shù)碼管顯示原理103.1矩陣鍵盤接口電路的原理103.2數(shù)碼管顯示原理123.3本章小結(jié)124.總體設(shè)計(jì)和各模塊設(shè)計(jì)134.1時(shí)鐘產(chǎn)生模塊

2、13基于FPGA的矩陣鍵盤接口電路的設(shè)計(jì)31.緒論1.1FPGA概況早期的可編程邏輯器件只有可編程只讀存儲器(PROM)、紫外線可擦除只讀存儲器(EPROM)和電可擦除只讀存儲器(E2PROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。其后出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門和一個(gè)“或”門陣列組成，而任意一個(gè)組合邏輯都可以用“與—或”表達(dá)式來描

3、述，所以PLD能以乘積和的形式完成大量的組合邏輯功能。這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門的輸出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。PAL器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和E2PROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA)，它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成，但是這兩個(gè)平面的連接關(guān)系

4、是可編程的。PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。在PAL的基礎(chǔ)上又發(fā)展了一種通用陣列邏輯(GAL、GenericArrayLogic)，如GAL16V8、GAL22V10等。它采用了E＇PROM工藝，實(shí)現(xiàn)了電可擦除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為了

5、彌補(bǔ)這一缺陷，20世紀(jì)80年代中期，Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型CPLD(ComplexProgrammableLogicDvice)和與標(biāo)準(zhǔn)門陣列類似的FPGA(FieldProgrammableGateArray)，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。這兩種器件兼容了PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其他ASIC(Application