基于FPGA的數(shù)據(jù)獲取電路的研究.pdf

1、中國散裂中子源(CSNS)是由加速器提供的高能質(zhì)子轟擊重金屬靶而產(chǎn)生中子的大科學(xué)裝置，可以提供高通量中子源，為涉及物質(zhì)材料的物性和微觀結(jié)構(gòu)與動態(tài)的眾多前沿學(xué)科提供一個功能強大的綜合性研究平臺。
　　 高通量粉末衍射儀(HIPD)作為CSNS中一個重要的譜儀，通過采用中子粉末衍射技術(shù)可以研究物質(zhì)的晶體結(jié)構(gòu)和磁結(jié)構(gòu)。3He管探測器作為高通量粉末衍射儀結(jié)構(gòu)中的一部分，可以記錄下散射出來的中子的飛行時間和入射位置，進而獲得不同波長的入射

2、中子的散射圖樣，從而了解樣品的結(jié)構(gòu)信息。其中，電荷測量電路作為3He正比管探測器電子學(xué)讀出系統(tǒng)的核心，通過數(shù)據(jù)獲取及處理，可以計算出粒子擊中3He管的具體位置。
　　 本文主要是以散裂中子源高通量粉末衍射儀中的3He管探測器電荷測量電子學(xué)系統(tǒng)的研究為背景，設(shè)計了一個基于FPGA的數(shù)據(jù)獲取電路，主要對濾波成形后的信號進行放大并將單端信號轉(zhuǎn)化為差分信號，然后用ADC對信號進行模數(shù)轉(zhuǎn)換并將轉(zhuǎn)換后的數(shù)字信號傳輸至FPGA進行處理，最后使

3、用FPGA內(nèi)部集成的RocketIO模塊將數(shù)據(jù)通過子母板接口傳輸至母板進行下一步處理。完成了電路的整體結(jié)構(gòu)和各個模塊的具體硬件設(shè)計，并采用子板規(guī)范完成了PCB設(shè)計，使用Verilog HDL語言在ISE13.3開發(fā)環(huán)境下完成了FPGA的固件開發(fā)，實現(xiàn)了串行數(shù)據(jù)的解串和高速數(shù)據(jù)的串行傳輸。最后完成了電路的調(diào)試工作并對ADC的性能進行了測試和分析。經(jīng)過測試，基于FPGA的數(shù)據(jù)獲取電路能夠正常的工作，ADC的有效位11.5bit，積分非線性為