基于FPGA的快速數(shù)據(jù)獲取系統(tǒng)的研制.pdf

1、核脈沖信號(hào)的峰值測量是核物理研究中常用實(shí)驗(yàn)手段，核探測信號(hào)是隨機(jī)離散的快速窄脈沖，脈沖寬度為納秒量級(jí)，高速ADC采樣電路難以捕捉到窄脈沖的幅值，因此必須采用窄脈沖峰值采樣保持電路將核脈沖峰值展寬，再通過ADC將脈沖幅度轉(zhuǎn)換成數(shù)字量進(jìn)行測量。
　　 FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的自動(dòng)化進(jìn)程，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性

2、和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用。
　　 論文主要研究內(nèi)容和創(chuàng)新點(diǎn)如下：
　　 設(shè)計(jì)了基于FPGA的核脈沖信號(hào)快速數(shù)據(jù)獲取系統(tǒng)，該系統(tǒng)以ALTERA公司CYCLONEⅡ作為控制處理核心。整個(gè)控制系統(tǒng)分為峰值保持電路，模擬-數(shù)字轉(zhuǎn)換，數(shù)據(jù)存儲(chǔ)與傳輸控制三大模塊。
　　 峰值保持電路模塊，設(shè)計(jì)了一種適用于高速窄脈沖的有源峰值保持電路，對(duì)脈沖信號(hào)的峰值展寬時(shí)間為0.4-20us，最高可測量信號(hào)頻