基于FPGA的電感傳感器數(shù)據(jù)采集系統(tǒng)的研制.pdf

1、電感傳感器因其精度高、工作可靠、使用壽命長等優(yōu)點，廣泛應用于微位移測量。在傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)中，調(diào)理電路由分立元件組成，控制電路采用片上資源有限且速度較慢的單片機，這樣不僅不利于系統(tǒng)的小型化，并且對硬件系統(tǒng)的可靠性也有影響。隨著現(xiàn)代集成電路技術(shù)的迅速發(fā)展，調(diào)理電路出現(xiàn)了集成芯片，數(shù)據(jù)采集模塊的控制核心也越來越多的采用片內(nèi)資源豐富、具有嵌入式控制器的FPGA。本文以基于FPGA的電感傳感器數(shù)據(jù)采集系統(tǒng)為主要研究內(nèi)容，具體研究內(nèi)容如下：

2、r>　　本文簡要介紹了國內(nèi)外電感傳感器及其數(shù)據(jù)采集系統(tǒng)研究現(xiàn)狀，探討了FPGA技術(shù)發(fā)展現(xiàn)狀，在總結(jié)了近年來數(shù)據(jù)采集技術(shù)的發(fā)展歷程和發(fā)展方向的基礎上，確定了以FPGA及其嵌入式NiosII軟核處理器為控制核心構(gòu)建數(shù)據(jù)采集系統(tǒng)。
　　本數(shù)據(jù)采集系統(tǒng)的硬件系統(tǒng)由模擬和數(shù)字兩部分組成，其中模擬部分完成電感傳感器信號調(diào)理、放大濾波、A/D轉(zhuǎn)換、抗干擾設計；數(shù)字部分以FPGA芯片EP1C3為控制核心，采用VerilogHDL設計實現(xiàn)了A/D采

3、樣控制、FIFO緩存，并結(jié)合NiosII軟核處理器，實現(xiàn)通訊接口控制邏輯。系統(tǒng)軟件設計分為USB通訊程序和主機應用程序。USB通訊程序包括固件程序、驅(qū)動程序，本文利用所構(gòu)架的NiosII軟核，采用NiosII集成開發(fā)環(huán)境C/C++語言，通過建立固件程序框架使程序各部分之間的功能更加明晰。驅(qū)動程序和主機應用程序在VisualC++6.0以及輔助開發(fā)工具DriverStudio和WinXPDDK下實現(xiàn)。
　　最后通過實驗證明數(shù)據(jù)采集系