基于FPGA的GZIP硬件壓縮電路設(shè)計(jì).pdf

1、當(dāng)今社會(huì)，在信息呈現(xiàn)出爆炸式增長(zhǎng)，云計(jì)算的興起，大數(shù)據(jù)時(shí)代的到來(lái)，新的工作負(fù)載不斷增大，海量數(shù)據(jù)傳輸和存儲(chǔ)的問(wèn)題不斷引起關(guān)注，如何能夠高效的傳輸海量的數(shù)據(jù)，同時(shí)不對(duì)處理器造成過(guò)于沉重的負(fù)荷的問(wèn)題亟待解決。當(dāng)處理和傳輸海量數(shù)據(jù)的時(shí)候，必然會(huì)占用大量的內(nèi)存和帶寬，所以在數(shù)據(jù)傳輸和存儲(chǔ)之前對(duì)數(shù)據(jù)進(jìn)行有效的壓縮將是非常必要的。GZIP作為一種適宜實(shí)現(xiàn)的壓縮算法。該算法綜合了字典模式LZ77算法（Abraham Lempel和Jacob Zib在

2、1977年提出）和統(tǒng)計(jì)冗余的Huffman（David A.Huffman提出）兩種算法，不但可以達(dá)到很高的壓縮率，而且該算法已經(jīng)開(kāi)源，沒(méi)有專利保護(hù)，適合硬件來(lái)實(shí)現(xiàn)，通過(guò)該算法高效的數(shù)據(jù)壓縮率，能夠顯著減少存儲(chǔ)數(shù)據(jù)所需要的空間，同時(shí)提升數(shù)據(jù)帶寬效率。
　　雖然GZIP壓縮算法已經(jīng)取得很好的壓縮率，但是基于軟件的GZIP壓縮算法速率并不高，而且存在過(guò)多占用處理器資源的缺點(diǎn)，對(duì)于海量數(shù)據(jù)進(jìn)行處理的時(shí)，長(zhǎng)時(shí)間占用大量CPU資源，不能充分

3、的發(fā)揮CPU的性能，且軟件基于串行執(zhí)行特性，速率較低，使其難以實(shí)現(xiàn)處理數(shù)據(jù)實(shí)時(shí)性的要求。
　　本論文提出基于FPGA實(shí)現(xiàn)的GZIP壓縮電路，利用FPGA低功耗，強(qiáng)大的并行計(jì)算能力等優(yōu)勢(shì)，大幅提高壓縮速率，基于該硬件設(shè)計(jì)實(shí)現(xiàn)了多種用于加速的硬件電路，加速方案包括：修改字典存儲(chǔ)器，高效的哈希算法和匹配方法等。針對(duì)所設(shè)計(jì)的電路，完成了在FPGA開(kāi)發(fā)平臺(tái)上的測(cè)試，運(yùn)行頻率125MHz，壓縮單通道吞吐率可達(dá)400Mbps；同時(shí)采用卡爾加里語(yǔ)