已閱讀1頁，還剩92頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、SOC設(shè)計(jì)通常采用層次化片上總線體系結(jié)構(gòu),不同的IP集成在不同類型的總線上.為了實(shí)現(xiàn)SOC中集成在不同總線上的IP之間進(jìn)行有效通信,可以采用設(shè)計(jì)總線橋的方法.CLB總線是一種片上系統(tǒng)總線,一般用來連接高速度、高數(shù)據(jù)寬度的IP.而符合PVCI標(biāo)準(zhǔn)的外設(shè)總線上連接的往往是低速度、低數(shù)據(jù)寬度的IP.該論文工作就是在研究和分析CLB總線協(xié)議和PVCI協(xié)議的基礎(chǔ)上,完成CLB-PVCI總線橋的RTL設(shè)計(jì)和驗(yàn)證.完成的工作包括:1.CLB總線協(xié)議和
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CLB總線電子系統(tǒng)極建模.pdf
- MLB-AHB總線橋的設(shè)計(jì).pdf
- FPGA核心電路CLB的設(shè)計(jì)與研究.pdf
- FPGA中CLB電路的設(shè)計(jì)研究.pdf
- Avalon-Wishbone總線轉(zhuǎn)換橋的設(shè)計(jì).pdf
- 基于AMBA和WISHBONE總線的橋接設(shè)計(jì).pdf
- 基于CPLD的系統(tǒng)總線和PC-104總線轉(zhuǎn)換橋設(shè)計(jì).pdf
- AMBA-Wishbone總線橋IP核的設(shè)計(jì).pdf
- 基于SOC的AHB總線與USB總線的橋接控制器設(shè)計(jì).pdf
- 面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì).pdf
- 綜合艦橋系統(tǒng)多總線網(wǎng)關(guān)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- B3G系統(tǒng)中高速總線橋的設(shè)計(jì)與實(shí)現(xiàn).pdf
- PCI總線橋接技術(shù)的應(yīng)用研究.pdf
- PCI總線橋接技術(shù)的研究與應(yīng)用.pdf
- PCI-CAN總線橋接技術(shù)的研究與實(shí)現(xiàn).pdf
- 基于cPCI總線的CAN總線通信模塊的設(shè)計(jì).pdf
- 基于arm的usb2.0ahb總線橋ip的驗(yàn)證方法研究以及設(shè)計(jì)實(shí)現(xiàn)
- FPGA中CLB部分關(guān)鍵技術(shù)研究.pdf
- 基于CAN總線的現(xiàn)場總線控制系統(tǒng)(FCS)的設(shè)計(jì).pdf
評論
0/150
提交評論