基于IEEE P1500標準的系統(tǒng)芯片測試結(jié)構(gòu)研究.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著現(xiàn)代半導體工藝的發(fā)展,系統(tǒng)芯片(SOC)設(shè)計已經(jīng)發(fā)展成為當今的一種主流技術(shù)。同時IP核測試復用以及芯片級測試遇到了新的挑戰(zhàn),SOC測試結(jié)構(gòu)也成為業(yè)界研究的焦點。
　　本文討論并詳細分析了IEEE P1500測試架構(gòu),就Wrapper結(jié)構(gòu)給出了一種可行的具體實現(xiàn)方案,并設(shè)計了一種芯片級測試結(jié)構(gòu),該結(jié)構(gòu)能控制基于總線結(jié)構(gòu)的TAM以及P1500 Wrapper,通過芯片級CTAP控制器,支持串行或并行測試訪問,實現(xiàn)核內(nèi)測試以及核間互

2、連測試;該結(jié)構(gòu)額外測試管腳少,花費面積代價小。針對測試結(jié)構(gòu)規(guī)劃,本文還對Wrapper以及TAM優(yōu)化設(shè)計方面展開了討論,就Wrapper優(yōu)化設(shè)計數(shù)學模型,根據(jù)裝箱(Bin Packing)問題的特點,采用基于最佳擬合遞減(BFD:Best Fit Decreasing)啟發(fā)式算法來優(yōu)化Wrapper;對TAM總線指定問題用整數(shù)線性規(guī)劃和基于多處理器規(guī)劃(MPS)兩種優(yōu)化算法進行分析與比較。最后用ITC’02 SOC Test Bench

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論