基于量子蟻群算法和IEEE1500std的SoC測(cè)試優(yōu)化研究.pdf

1、隨著集成電路制造工藝和設(shè)計(jì)水平的飛速發(fā)展，片上系統(tǒng)（System on Chip，SoC）成為當(dāng)今集成電路設(shè)計(jì)的一大主流，但是 SoC測(cè)試已成為制約其設(shè)計(jì)的“瓶頸”。目前，很多公司和科研機(jī)構(gòu)都進(jìn)行了大量的探索，關(guān)于SoC測(cè)試方面的研究取得了較多的成果。在優(yōu)化SoC測(cè)試方面，由于SoC的集成度越來(lái)越高，其測(cè)試的可行性、測(cè)試時(shí)間和測(cè)試功耗越發(fā)受到關(guān)注。所以，本文在現(xiàn)有 SoC測(cè)試優(yōu)化技術(shù)和理論研究的基礎(chǔ)上，針對(duì)IP核Wrapper掃描鏈的平

2、衡問(wèn)題和SoC中IP核測(cè)試調(diào)度的優(yōu)化問(wèn)題做了進(jìn)一步研究。
　　在深入研究IEEE1500std的基礎(chǔ)上，針對(duì)片上系統(tǒng)（SoC）的IP核Wrapper掃描鏈平衡問(wèn)題，建立合適的數(shù)學(xué)模型，并結(jié)合量子蟻群算法來(lái)求解掃描鏈的最優(yōu)組合方式。
　　在采用量子蟻群算法對(duì)IP核Wrapper掃描鏈平衡的前提下，對(duì)SoC中IP核測(cè)試調(diào)度問(wèn)題建立無(wú)功耗和有功耗約束條件下的數(shù)學(xué)模型。對(duì)量子蟻群算法進(jìn)行改進(jìn)以適應(yīng)對(duì)已建立的兩種數(shù)學(xué)模型進(jìn)行求解。