版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、帶隙基準(zhǔn)電壓源是模擬集成電路中的基本模塊,在各類電路中均有廣泛應(yīng)用。本文首先概述了帶隙基準(zhǔn)的發(fā)展歷史和發(fā)展方向,闡述了基于雙極工藝設(shè)計(jì)帶隙基準(zhǔn)的優(yōu)勢和特點(diǎn),指出了本課題的研究意義。接著介紹了本設(shè)計(jì)中相關(guān)的器件理論與工藝模型。闡述了帶隙基準(zhǔn)的基本原理,詳細(xì)介紹了幾種帶隙基準(zhǔn)的經(jīng)典結(jié)構(gòu)及基準(zhǔn)主要性能指標(biāo),分析了影響基準(zhǔn)性能的誤差因素。然后基于充電管理系統(tǒng)的應(yīng)用需求,分別確定了所要設(shè)計(jì)的兩種帶隙基準(zhǔn)電壓源電路,并比較了這兩款基準(zhǔn)在結(jié)構(gòu)與性能上
2、的差異。對幾種典型的帶隙基準(zhǔn)溫度系數(shù)補(bǔ)償方法作了詳細(xì)介紹,分析了這些方法在本文應(yīng)用環(huán)境和電路結(jié)構(gòu)中的適用性,最終選擇利用兩種不同類型電阻的溫度系數(shù)差異,產(chǎn)生可以補(bǔ)償三極管基極發(fā)射極電壓高階項(xiàng)的PTAT2和PTAT3電壓,對所設(shè)計(jì)帶隙基準(zhǔn)的溫度系數(shù)指標(biāo)進(jìn)行了優(yōu)化。
采用CSMC2um36V雙極工藝,利用Cadence Spectre仿真工具對整個(gè)電路進(jìn)行前仿真。分析了采用電阻補(bǔ)償法在實(shí)現(xiàn)溫度系數(shù)補(bǔ)償過程中的誤差問題,并提出解決辦
3、法。利用Cadence Virtuoso工具繪制了所設(shè)計(jì)基準(zhǔn)電路的版圖,分析了雙極型工藝版圖驗(yàn)證過程中的模型匹配問題,并提出解決辦法。最后,利用Hspice對電路進(jìn)行了后仿,其中開關(guān)電源芯片中的帶隙基準(zhǔn)溫度系數(shù)為3.18ppm/℃,在0~71.3Hz頻率范圍內(nèi)電源抑制比大于98.8dB,線性調(diào)整率為0.01mV/V,啟動(dòng)時(shí)間約為15.2us,欠壓鎖定的開啟電壓為14.7V,關(guān)斷電壓為8.85V;充電控制芯片中的的帶隙基準(zhǔn)電路溫度系數(shù)為2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 帶隙基準(zhǔn)電路的研究
- 帶隙基準(zhǔn)源電路與版圖設(shè)計(jì)
- 基于CMOS工藝的帶隙基準(zhǔn)源設(shè)計(jì).pdf
- 高精度指數(shù)型溫度補(bǔ)償帶隙基準(zhǔn)電路的分析與設(shè)計(jì).pdf
- 帶隙基準(zhǔn)電路的穩(wěn)健性優(yōu)化設(shè)計(jì).pdf
- 基于工藝偏差的帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- 帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)及過溫保護(hù)電路研究與設(shè)計(jì).pdf
- 基于40納米工藝的低失調(diào)帶隙基準(zhǔn)的設(shè)計(jì).pdf
- 基于0.18μmcmos工藝的高精度帶隙基準(zhǔn)源的研究與設(shè)計(jì)
- 電池保護(hù)監(jiān)測電路以及帶隙基準(zhǔn)電壓源電路的設(shè)計(jì).pdf
- 高精度低功耗帶隙基準(zhǔn)源電路的設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)源的研究與設(shè)計(jì).pdf
- 基于28nm先進(jìn)工藝的帶隙基準(zhǔn)源芯片設(shè)計(jì).pdf
- 應(yīng)用于鎖相環(huán)的低功耗帶隙基準(zhǔn)電路研究與設(shè)計(jì).pdf
- 高電源抑制帶隙基準(zhǔn)源的研究與設(shè)計(jì).pdf
- 基于BiCMOS工藝的電壓基準(zhǔn)電路的研究與設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì)研究.pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 集成帶隙基準(zhǔn)源設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)源的研究與實(shí)現(xiàn).pdf
評論
0/150
提交評論