基于28nm先進工藝的帶隙基準(zhǔn)源芯片設(shè)計.pdf

1、目錄摘要1Abstract：：第一章引言311論文研究的背景和目的312論文主要工作4l13論文組織結(jié)構(gòu)5第二章45nm和28nm技術(shù)介紹621簡介622器件尺寸進入納米尺度后所面lI缶的問題6221柵7222溝道／襯底一7223源漏區(qū)72345納米和28納米技術(shù)綜述823145nm技術(shù)8232k～ID&IBM45rim配套技術(shù)12233Intel和A徹＆IBM45nm技術(shù)比較122428rim技術(shù)1324128nm技術(shù)簡介13242應(yīng)

2、用于28rim節(jié)點的新技術(shù)13243金屬柵／高K14244遷移率增強技術(shù)15245中端和后端工藝中的金屬化17第三章常見基準(zhǔn)電壓源和幾種溫度補償技術(shù)1931簡介1932齊納基準(zhǔn)源一1933埋入式齊納基準(zhǔn)源一2134帶隙基準(zhǔn)電壓源一2l35幾種基準(zhǔn)源的比較一2236溫度補償技術(shù)23361電阻比率法“23362非線性電壓補償法舊。24363自調(diào)整T0法“25364雙電流補償法“26第四章高精度帶隙基準(zhǔn)電壓源的設(shè)計原理2841簡介～2842基

3、準(zhǔn)電壓源的主要技術(shù)指標(biāo)一28421精度溫漂和時漂28422噪聲29423負載調(diào)整率與電源電壓抑制2943帶隙基準(zhǔn)電壓源的基本原理30摘要近年來由于集成工藝水平的提高，電路設(shè)計技術(shù)的不斷改進，模擬集成電路的設(shè)計得到較大的進展，同時對電路的性能提出新的挑戰(zhàn)。目前隨著便攜式電子系統(tǒng)的普遍應(yīng)用，對模擬集成電路的各方面性能也有了更高的要求。帶隙基準(zhǔn)電壓源之所以是模擬電路中重要的模塊，是因為它能夠提供近似恒定的參考電壓，這個電壓不隨溫度，電源電壓，

4、工藝的變化而變化。這一特性使得帶隙基準(zhǔn)電壓源在諸如DC—DC電路，模／數(shù)轉(zhuǎn)換器(A／DConverter)，數(shù)／模轉(zhuǎn)換器(D／AConverter)以及存儲器(Memories)等電路當(dāng)中得到廣泛應(yīng)用。同時，帶隙基準(zhǔn)電壓源電路的結(jié)構(gòu)簡單，可靠性較高，可以用標(biāo)準(zhǔn)CMOS工藝實現(xiàn)，適宜于大規(guī)模生產(chǎn)，目前己成為CMOS集成電路當(dāng)中最流行的一種基準(zhǔn)電壓產(chǎn)生器。本文詳細講述了一個在TSMC28nmCMOS工藝下的低電壓、低功耗、高精度帶隙基準(zhǔn)電壓

5、源電路模塊的設(shè)計與實現(xiàn)。電路中設(shè)計了一個高增益、低噪聲的運算放大器，用來提高基準(zhǔn)源的精度并且降低失調(diào)電壓和低頻噪聲的影響。版圖設(shè)計中考慮了器件的匹配、噪聲耦合、以及寄生影響等。整個帶隙基準(zhǔn)源電路在TSMC28nmCMOS工藝下成功流片。工作電壓范圍可達到16v至2Ov，功耗小于150uW。工作溫度在OC至125。C時，溫度系數(shù)小于lOppm／℃，輸出電壓穩(wěn)定在124v至125v。電源抑制大于55dB。關(guān)鍵詞：帶隙基準(zhǔn)；BICMOS；低電