基于28nm工藝的數(shù)字芯片靜態(tài)時序分析及優(yōu)化.pdf

1、隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，芯片的設計規(guī)模越來越大，同時芯片的時鐘頻率越來越高。在對芯片設計的檢查中時序分析是一項復雜且重要的工作，只有當滿足時序要求后電路中的數(shù)據(jù)才能正確的鎖存和傳輸，從而保證芯片電路的正確工作，達到理想的性能。芯片的頻率越來越高和功能越來越復雜，對芯片的時序設計提出了挑戰(zhàn)。而對于芯片在時序設計中的出現(xiàn)的時序違例能否修復成為直接影響芯片的時序性能和功能的關鍵因素。因此，正確合理的時序違例修復方法成為芯片時序設計的一個重

2、點。
　　本課題基于作者所在公司設計的一款28nm工藝的數(shù)字移動基帶芯片，在芯片物理實現(xiàn)的布局布線后，提取網(wǎng)表文件和互連線延時文件，利用synopsys公司的時序分析工具Primetime進行多模式多端角（MCMM，multi-corner multi-mode）的靜態(tài)時序分析（STA，static timing analysis），并針對時序分析結(jié)果中的時序違例通過工程改變命令（ECO，engineering changeord

3、er）進行修復。在時序分析中考慮了信號完整性的影響，并運用28nm工藝中新提出的高級片上誤差（AOCV，advanced on-chip variation）分析方法，提高了時序分析精度?；贏OCV的計算理論，本文提出了一種新的時序路徑延遲計算方法，可減少靜態(tài)時序分析中的計算工作量。文中研究和總結(jié)了ECO中采取的改變單元延遲的方法，通過實驗數(shù)據(jù)證明方法的正確性。本文分析和研究了芯片時序設計中出現(xiàn)的時序違例，包括建立時間，保持時間，re

4、covery和removal，最大轉(zhuǎn)換時間及RC-011問題，通過ECO來改變單元延遲，從而優(yōu)化整條路徑延遲，解決時序違例問題，達到了芯片時序收斂的要求，并從芯片的物理方面和功耗方面進行權衡分析，對設計進行了進一步優(yōu)化。
　　本文基于AOCV的理論提出的新的計算時序路徑延遲方法，相比傳統(tǒng)時序路徑延遲計算方法，可以減少靜態(tài)時序分析時對時鐘路徑上共同路徑的延遲計算工作量，對于時序分析方法的優(yōu)化和時序分析工具的開發(fā)，具有一定的理論研究意