版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、鑒于半導(dǎo)體二維封裝中,芯片在平面方向發(fā)展受到成本、散熱管理等因素的制約,越來(lái)越多的廠商考慮利用產(chǎn)品厚度的空間,使用多芯片垂直封裝的方式。作為多芯片封裝(Multi-Chip Package,MCP)結(jié)構(gòu)之一的芯片懸梁式堆疊結(jié)構(gòu),芯片懸空部分受力導(dǎo)致芯片裂紋甚至斷裂問(wèn)題的解決與否將商接影響產(chǎn)品的可靠性、制造成本、生產(chǎn)周期及成品率。
本文主要研究多芯片封裝(MCP)技術(shù)中芯片懸空的受力問(wèn)題,通過(guò)對(duì)芯片懸空的受力分析及優(yōu)化設(shè)計(jì),
2、解決芯片懸空受力對(duì)產(chǎn)品可靠性、生產(chǎn)周期及成本的影響。首先,通過(guò)有限元分析方法,根據(jù)既定的條件,模擬仿真,以得出芯片懸空部位所能夠承受的壓力跟芯片厚度及懸空量的關(guān)系。其次,分析所涉及的主要材料,包括金線、劈刀及塑封料的特性以及這些特性對(duì)焊接及塑封工藝的影響;最后對(duì)金線焊接工藝條件、塑封注塑工藝及條件進(jìn)行優(yōu)化、總結(jié),得出合適的工藝條件、圓片需要控制的厚度及允許的懸空量等關(guān)鍵工藝條件。初步掌握多芯片封裝(MCP)中的關(guān)鍵工藝技術(shù)及合適的材料選
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 多芯片封裝技術(shù)及其應(yīng)用
- 多芯片封裝鍵合失效分析與鍵合參數(shù)優(yōu)化.pdf
- 提高晶圓芯片利用率的LED多芯片封裝混Bin設(shè)計(jì).pdf
- 失效分析技術(shù)于多芯片封裝中的應(yīng)用.pdf
- 集成電路芯片封裝的熱—結(jié)構(gòu)數(shù)值模擬分析及優(yōu)化設(shè)計(jì).pdf
- 芯片級(jí)封裝和倒裝焊芯片封裝的比較
- 硅芯片封裝中芯片崩裂的改善.pdf
- 芯片封裝標(biāo)準(zhǔn)
- 封裝中疊層芯片焊線工藝問(wèn)題及優(yōu)化.pdf
- 基于重分布封裝的芯片熱力特性分析.pdf
- 單片機(jī)芯片的封裝
- led芯片及封裝技術(shù)研究
- 芯片封裝類(lèi)型圖鑒
- 大功率LED多芯片基板上直接封裝的熱設(shè)計(jì).pdf
- LED芯片的COB封裝技術(shù).pdf
- 芯片封裝與命名規(guī)則
- 高速高精芯片封裝平臺(tái)的摩擦分析及補(bǔ)償研究.pdf
- 芯片常見(jiàn)封裝縮寫(xiě)解釋
- TSOP疊層芯片封裝的研究.pdf
- 芯片電感及封裝結(jié)構(gòu)的電特性研究.pdf
評(píng)論
0/150
提交評(píng)論