基于MCP內(nèi)芯片間I-O接口的設計.pdf

1、隨著半導體工藝的不斷縮小、逐漸接近物理極限，同時處理器的工作頻率也越來越高，而處理器與MERORY之間數(shù)據(jù)傳輸速率與處理器工作頻率之間的差異已經(jīng)成為限制系統(tǒng)整體性能的瓶頸。MCP封裝的出現(xiàn)有效緩解了這一問題。MCP這種封裝方式使外部部件可以被封裝到芯片當中，這樣就不僅僅是大大縮短了處理器與MEMORY之間互聯(lián)長度帶來的性能（數(shù)據(jù)傳輸速率提升、功耗下降）提升，還使多個小芯片可以裝配到一個封裝內(nèi)從而大大提高大芯片的良率。但是雖然MCP技術(shù)已

2、經(jīng)出現(xiàn)，而現(xiàn)有I/O部件卻并不適用于MCP環(huán)境，導致多芯片封裝并沒有完美的達到預期效果。
　　OPIO（On-Package IO）為MCP內(nèi)片間通信提供了解決方案。OPIO的設計采用回歸早期的單端信號，但依然具有極高的傳輸速度，這樣大大減小了IO單元整體的面積開銷。同時OPIO去掉復雜的信號恢復部件，采用無源部件的方式確保信號完整性，有效的降低了數(shù)據(jù)傳輸時的功耗。OPIO作為專用IO能夠在實際應用領(lǐng)域里解決高速數(shù)據(jù)傳輸中IO的適

3、應性問題。本文圍繞MCP內(nèi)數(shù)據(jù)傳輸問題進行了研究，主要有以下工作：
　　1、四芯片集成的互聯(lián)結(jié)構(gòu)
　　針對MCP的封裝方式，本文設計了2X2的四核芯片組裝結(jié)構(gòu)，16個節(jié)點按照普通Mesh擺放。這樣的結(jié)構(gòu)會有3種不同的IO結(jié)構(gòu)需求。通向片外的大驅(qū)動傳統(tǒng)IO單元，片上的長線驅(qū)動電路和特殊的封裝內(nèi)片間IO單元。
　　2、封裝內(nèi)片間數(shù)據(jù)接收發(fā)送邏輯設計
　　由于MCP技術(shù)的出現(xiàn)，導致現(xiàn)有的IO邏輯并不適用于封裝內(nèi)片間通信