基于CPCI總線的數(shù)字圖形I-O設(shè)計(jì).pdf

1、數(shù)字圖形I/O模塊是數(shù)據(jù)域測(cè)試中很重要的測(cè)試模塊，它將數(shù)字信號(hào)發(fā)生器和邏輯分析儀的部分功能整合到一塊板卡上，同時(shí)完成數(shù)據(jù)發(fā)送和數(shù)據(jù)采集。它可以向被測(cè)設(shè)備發(fā)送各種模式的測(cè)試信號(hào)激勵(lì)源，還可以采集被測(cè)設(shè)備的反饋數(shù)據(jù)。本課題設(shè)計(jì)的基于CPCI總線的數(shù)字圖形I/O模塊就是用于課題搭建的數(shù)據(jù)域測(cè)試平臺(tái)之中。
　　 本文采用CPCI接口芯片+可編程邏輯器件+靜態(tài)存儲(chǔ)器+雙向驅(qū)動(dòng)芯片的硬件框架結(jié)構(gòu)，完成了基于CPCI總線的數(shù)字圖形I/O模塊。

2、在CPCI總線接口設(shè)計(jì)上，仔細(xì)分析CPCI總線的數(shù)據(jù)傳輸協(xié)議，采用成熟的PLX9030芯片方案，作為模塊的總線接口芯片，縮短了整個(gè)開(kāi)發(fā)的周期?；贑PCI總線的數(shù)字圖形I/O模塊的關(guān)鍵在對(duì)外部存儲(chǔ)器的快速讀、寫(xiě)操作。本文重點(diǎn)闡述了，對(duì)數(shù)字圖形I/O模塊硬件電路的搭建，利用可編程邏輯器件完成整個(gè)系統(tǒng)的主控邏輯，實(shí)現(xiàn)了對(duì)外部多片SRAM進(jìn)行各種模式的讀、寫(xiě)操作。由于數(shù)據(jù)域測(cè)試?yán)碚摵图夹g(shù)的發(fā)展，對(duì)數(shù)據(jù)域測(cè)試儀器都提出了許多新的需求。不管是模塊

3、的存儲(chǔ)深度，還是收發(fā)數(shù)據(jù)速率，都有很大的提高。本設(shè)計(jì)研制的基于CPCI總線的數(shù)字圖形I/O模塊，具有48通道獨(dú)立輸入輸出，存儲(chǔ)深度為512Kbit/每通道，數(shù)據(jù)速率最快可達(dá)50MHz。數(shù)據(jù)發(fā)送模式多種可選，可以是單次、周期、離散電平數(shù)據(jù)發(fā)送，并且可以通過(guò)上層軟件選擇發(fā)送的數(shù)據(jù)速率。數(shù)據(jù)采集模塊帶有通道觸發(fā)、隨機(jī)觸發(fā)兩種模式，方便測(cè)試人員根據(jù)測(cè)試需求靈活選擇。軟、硬件聯(lián)調(diào)的測(cè)試結(jié)果表明，本設(shè)計(jì)研制的數(shù)字圖形I/O模塊，符合課題需求，可以很