版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、帶隙基準(zhǔn)一般用于提供電流基準(zhǔn)以及電壓基準(zhǔn),是SOC(system on chip系統(tǒng)級芯片)中一個非常重要的模塊。由于它的許多良好特性,例如較高的電源抑制比、較低的溫漂系數(shù)、較低的噪聲、較小的線性調(diào)整率等等,使得它在電源管理芯片、溫度傳感器、ADC(analog-to-digital converter模數(shù)轉(zhuǎn)換器)、DAC(digital-to-analog converter數(shù)模轉(zhuǎn)換器)、存儲器等芯片中都得到了廣泛的應(yīng)用,成為目前的一
2、個研究熱點(diǎn)。目前,IC(integrated circuit集成電路)設(shè)計在隨著集成電路技術(shù)的不斷推進(jìn)下,芯片的集成度越來越高,特征尺寸越來越小。同時,電源電壓也越來越低,電源電壓的降低會受到閾值電壓的制約,這對基準(zhǔn)電路的設(shè)計提出了更大的挑戰(zhàn),所以對于工作在低電源電壓條件下的帶隙基準(zhǔn)電路的研究具有重要的實(shí)用價值以及意義。
本文首先介紹了帶隙基準(zhǔn)的意義以及研究背景,對國內(nèi)外的研究現(xiàn)狀進(jìn)行了闡述,同時提出了本篇文章的總體結(jié)構(gòu),接下
3、來分析了帶隙基準(zhǔn)的理論基礎(chǔ),包括正、負(fù)溫度系數(shù)產(chǎn)生模塊,帶隙基準(zhǔn)實(shí)現(xiàn)的經(jīng)典電路結(jié)構(gòu),以及帶隙基準(zhǔn)的性能指標(biāo),之后介紹了本文的核心部分,分別是兩款低電壓的帶隙基準(zhǔn)電路。
本文重點(diǎn)研究設(shè)計的這兩款低電壓帶隙基準(zhǔn)電路,一個是基于電流模式的低電壓帶隙基準(zhǔn),另一個是基于DTMOST(dynamic-threshold MOS transistor動態(tài)閾值MOS管)的低電壓帶隙基準(zhǔn)。
基于電流模式的低壓帶隙基準(zhǔn)的核心結(jié)構(gòu)使用兩級
4、運(yùn)算放大器來進(jìn)行電壓鉗位,采用的是電流求和模式,通過電流源偏置電路來提供穩(wěn)定的偏置,并且增加了一個RC(resistance-capacitance電阻-電容)濾波器來提高電源抑制比,同時可以保證帶隙基準(zhǔn)有高精度的直流電壓輸出,降低噪聲。該電路具有適合低壓應(yīng)用,有較高的PSRR(power supply rejection ratio電源抑制比)等優(yōu)良特性,只要調(diào)節(jié)好電阻阻值,就能得到一個想要的電壓值。
基于DTMOST的低壓
5、帶隙基準(zhǔn)的工作原理是將一個負(fù)溫度系數(shù)的電壓輸入到一個OVF(offset voltage follower補(bǔ)償跟隨器)級聯(lián)模塊中去,這個模塊可以產(chǎn)生正溫度系數(shù)電壓,從而得到一個低溫度系數(shù)的電壓,并且在輸出端連接了一個單位增益緩沖器(緩沖器的輸入端和輸出端是短接在一起的),從而提高了輸出驅(qū)動能力,同時通過負(fù)反饋技術(shù)來提高電源抑制比。該帶隙基準(zhǔn)通過使用兩層帶隙基準(zhǔn)結(jié)構(gòu)構(gòu)成級聯(lián)帶隙,從而提高帶隙基準(zhǔn)的精確度。使用DTMOST可以降低輸入偏置電
6、壓,實(shí)現(xiàn)了低壓條件下的高精確度帶隙基準(zhǔn)電路。該電路不僅可以實(shí)現(xiàn)低壓應(yīng)用,并且考慮了低功耗的問題。在傳統(tǒng)的電阻式低壓帶隙基準(zhǔn)中,如果想要實(shí)現(xiàn)低功耗,就要使用高阻值電阻,要想實(shí)現(xiàn)這些高阻值電阻的匹配,所需的電阻會很多,這就會導(dǎo)致面積的增大。OVF電路中采用匹配的MOS管來代替匹配的電阻,不僅可以提高精度,同時可以減小功耗,減小芯片面積。這就實(shí)現(xiàn)了小面積和低功耗之間的平衡。
本文所設(shè)計的兩款帶隙基準(zhǔn)均采用的是CMOS(complem
7、entary metal-oxide semiconductor互補(bǔ)金屬氧化物半導(dǎo)體)工藝,并且是基于SMIC0.18um的模型,同時使用Cadence仿真軟件對所設(shè)計的基準(zhǔn)電路進(jìn)行仿真,包括溫度特性仿真,電源抑制比特性仿真,線性調(diào)整率仿真等等,同時調(diào)整了電路結(jié)構(gòu)及參數(shù),從而使電路能夠達(dá)到最佳性能。帶隙基準(zhǔn)電路中的兩個重要參數(shù)分別是溫度系數(shù)和電源抑制比,用來衡量帶隙基準(zhǔn)的輸出電壓隨溫度變化的參數(shù)是溫度系數(shù),在該工藝下,仿真的溫度范圍為-
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低壓帶隙基準(zhǔn)源的設(shè)計.pdf
- 帶隙基準(zhǔn)電路的研究
- 帶隙基準(zhǔn)源電路與版圖設(shè)計
- 帶隙基準(zhǔn)電路的穩(wěn)健性優(yōu)化設(shè)計.pdf
- 低壓低功耗CMOS帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 電池保護(hù)監(jiān)測電路以及帶隙基準(zhǔn)電壓源電路的設(shè)計.pdf
- 納米工藝下低壓低功耗帶隙基準(zhǔn)源的研究.pdf
- 低壓二次溫度補(bǔ)償高精度帶隙基準(zhǔn)源設(shè)計.pdf
- 高精度低功耗帶隙基準(zhǔn)源電路的設(shè)計.pdf
- cmos課程設(shè)計報告--低壓cmos帶隙電壓基準(zhǔn)源設(shè)計
- 低電壓高電源抑制比帶隙基準(zhǔn)電路設(shè)計.pdf
- 低壓低功耗cmos帶隙基準(zhǔn)電壓源的設(shè)計與仿真
- 集成帶隙基準(zhǔn)源設(shè)計.pdf
- 基于雙極型工藝的帶隙基準(zhǔn)電路的研究與設(shè)計.pdf
- 高精度指數(shù)型溫度補(bǔ)償帶隙基準(zhǔn)電路的分析與設(shè)計.pdf
- CMOS帶隙基準(zhǔn)源研究.pdf
- 集成電路課程設(shè)計-一階溫度補(bǔ)償帶隙基準(zhǔn)
- 帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)及過溫保護(hù)電路研究與設(shè)計.pdf
- 1V以下低電壓低功耗帶隙基準(zhǔn)電路設(shè)計.pdf
- 低壓低功耗CMOS基準(zhǔn)源補(bǔ)償策略及電路設(shè)計.pdf
評論
0/150
提交評論