基于KoggE-Stone算法與多米諾邏輯的64位高性能加法電路設(shè)計(jì).pdf

1、高性能計(jì)算技術(shù)對(duì)保障國(guó)家安全、促進(jìn)科技進(jìn)步、推動(dòng)經(jīng)濟(jì)發(fā)展有著不可替代的重要作用，而加法器電路是CPU中最基本的運(yùn)算電路，所以加法器的電路設(shè)計(jì)是非常重要的。
　　本文在加法器的結(jié)構(gòu)和邏輯的選擇上，通過對(duì)比多種高速加法器，包括超前進(jìn)位加法器、Kogge-Stone對(duì)數(shù)加法器、Brent-Kung加法器，最終選擇四進(jìn)制Kogge-Stone樹結(jié)構(gòu)作為64位高速加法器的基本結(jié)構(gòu);通過對(duì)比靜態(tài)CMOS邏輯、DCVSL邏輯和動(dòng)態(tài)邏輯，最終選擇

2、采用動(dòng)態(tài)邏輯。
　　文中的加法器采用層次化設(shè)計(jì)方法，進(jìn)位產(chǎn)生與進(jìn)位傳播電路、點(diǎn)操作電路和生成進(jìn)位電路均采用動(dòng)態(tài)結(jié)構(gòu)，求和電路采用靜態(tài)結(jié)構(gòu)。文中詳細(xì)描述并設(shè)計(jì)了每一個(gè)電路單元，然后構(gòu)造進(jìn)位樹結(jié)構(gòu)，進(jìn)而完成整個(gè)電路。
　　本文采用了多種優(yōu)化方法來優(yōu)化電路。為了解決動(dòng)態(tài)電路中的電荷泄漏問題，每個(gè)動(dòng)態(tài)節(jié)點(diǎn)都放有電荷保持器，并優(yōu)化了保持器的尺寸;除了第一級(jí)動(dòng)態(tài)電路以外，取消了動(dòng)態(tài)邏輯中的求值晶體管，以減小面積，提高速度;設(shè)計(jì)了適合整體