已閱讀1頁，還剩50頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本文從分析SRAM電路的結(jié)構(gòu)入手，詳細分析了SRAM電路各個子電路的工作狀態(tài)，并采用電路分析和仿真的方法建立了電路的功耗、訪問速度和芯片面積模型。然后將該模型應(yīng)用于ARM720T內(nèi)核的SRAM電路設(shè)計中，提出了最優(yōu)化的電路設(shè)計方案。最后采用該模型設(shè)計了Cache電路中容量為8KB的SRAM電路。對8KBSRAM電路做了結(jié)構(gòu)上的優(yōu)化，采用了兩種電路改進的方法來改進電路的性能：低電壓位線擺幅技術(shù)和地址轉(zhuǎn)換偵測技術(shù)。低電壓位線擺幅技術(shù)的實現(xiàn)通
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高性能CMOS基準電路設(shè)計與應(yīng)用.pdf
- SoC設(shè)計中高性能總線架構(gòu)的研究與實現(xiàn).pdf
- 高性能可測試性電路設(shè)計.pdf
- 高性能SoC的訪存調(diào)度模塊設(shè)計與優(yōu)化.pdf
- 高性能紅外焦平面讀出電路設(shè)計.pdf
- SOC中高性能低功耗總線通信結(jié)構(gòu)設(shè)計.pdf
- 高性能高穩(wěn)定多值輸出基準電路設(shè)計.pdf
- 一種高性能IGBT驅(qū)動電路設(shè)計.pdf
- 畢業(yè)設(shè)計----高性能電子鎮(zhèn)流器的電路設(shè)計
- 65nm高性能SRAM體系架構(gòu)及電路實現(xiàn).pdf
- 高性能北橋芯片的PCI接口電路設(shè)計.pdf
- 超低能耗亞閾值SRAM電路設(shè)計.pdf
- 高性能嵌入式同步SRAM的研究與設(shè)計.pdf
- 高性能CMOS模擬低通濾波器的電路設(shè)計.pdf
- EMCCD驅(qū)動電路設(shè)計與優(yōu)化.pdf
- PDP驅(qū)動芯片用高性能高壓電路設(shè)計.pdf
- 高性能數(shù)字SoC芯片的驗證設(shè)計與實現(xiàn).pdf
- 畢業(yè)論文—高性能數(shù)字乘法器芯片電路設(shè)計
- 基于28nm工藝低電壓SRAM單元電路設(shè)計.pdf
- 一種優(yōu)化的嵌入式通信混合加密SOC電路設(shè)計.pdf
評論
0/150
提交評論