SOC設(shè)計中EMI性能評估與優(yōu)化設(shè)計.pdf

1、隨著嵌入式系統(tǒng)的高速發(fā)展,嵌入式SOC芯片應(yīng)用范圍越來越廣泛.而SOC芯片大多包含有外部存儲器控制接口模塊IP, extended memory interface(EMI).該IP作為CPU與外部存儲器的橋梁,其控制,數(shù)據(jù)傳輸作用性能的高低,直接影響到整個SOC芯片的系統(tǒng)性能.因此對該IP的性能評估,就非常的重要.對一個IP的評估,最重要的指標(biāo)是其工作效率.該課題的實(shí)際工作就是要解決已構(gòu)建好的SOC芯片外部存儲器接口如何在不同的設(shè)計階

2、段,用最標(biāo)準(zhǔn)的方法,評測出其在CPUCORE和存儲器之間的傳輸效率.本文第一章是緒論,介紹了本研究課題的研究背景,研究意義以及所作的主要工作.第二章討論了外部存儲器控制接口模塊IP在GARFIELD系統(tǒng)芯片中的地位,作用,以及該IP設(shè)計的結(jié)構(gòu).第三章討論了微處理器基準(zhǔn)程序評估方法的發(fā)展,以及本文將使用的評估方法MIBENCH的詳細(xì)使用方法.第四章將重點(diǎn)使用MIBENCH的基準(zhǔn)測試程序?qū)?yōu)化前和優(yōu)化后的微處理器評估,并且從中提取出對EMI

3、 IP性能的評估,分析對EMI各項(xiàng)設(shè)計改進(jìn)所提高的工作效率.第五章將是對實(shí)際的流片成功的芯片在板級驗(yàn)證系統(tǒng)上的評估,測試了實(shí)際工作環(huán)境下,與其它IP同時工作時EMl 工作效率.第六章總結(jié)展望,將對本論文所作的工作做出總結(jié),指出需要近一步研究思路.本文通過跟蹤國際前沿的評估方法學(xué),利用不同算法對已有的優(yōu)化前后的SOC芯片平臺中的外部存儲器接口IP做效率評估.在已有芯片系統(tǒng)的基礎(chǔ)上利用了不同的算法做了大量的實(shí)驗(yàn)和對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行分類整理,形成