SoC存儲(chǔ)系統(tǒng)的性能評(píng)估與優(yōu)化.pdf

1、當(dāng)前SoC設(shè)計(jì)的最大難題就在于嵌入式微處理器的高主頻速度與片存儲(chǔ)器的低讀取速度極不相配,很大程度上限制了微處理器的性能效率.尤其在最近幾年,兩者之間的速度差距還在不斷拉大,業(yè)界將這種速度差距稱為存儲(chǔ)器間距(Memory Gap).在這種情況下,即使處理器因微電子工藝的巨大投資而獲得速度上的提高,存儲(chǔ)器間距的存在和日益擴(kuò)大也會(huì)使處理器因無(wú)法達(dá)到其峰值速度而浪費(fèi)掉很多性能資源.從系統(tǒng)角度分析,微處理器在訪問(wèn)存儲(chǔ)器時(shí)需要與其他主設(shè)備搶占系統(tǒng)總

2、線,在一般的SoC系統(tǒng)總線仲裁機(jī)制中,為保證其他主設(shè)備的正常工作,都將微處理器的占用優(yōu)先級(jí)排在最后,這又更加降低了存取數(shù)據(jù)時(shí)微處理器的性能效率.而微處理器性能的限制又將會(huì)進(jìn)一步制約嵌入式系統(tǒng)的其他功能,如MP3的播放等等.鑒于以上存在的問(wèn)題,人們采用了如下方法對(duì)SoC存儲(chǔ)系統(tǒng)進(jìn)行改進(jìn):其一是發(fā)明各種新技術(shù)來(lái)提高存儲(chǔ)體的訪問(wèn)速度,比如研制片上SRAM存儲(chǔ)體;其二是對(duì)一些存儲(chǔ)器接口電路進(jìn)行一些優(yōu)化設(shè)計(jì);其三就是對(duì)整個(gè)存儲(chǔ)系統(tǒng)進(jìn)行結(jié)構(gòu)上的優(yōu)化

3、,例如通過(guò)在主存儲(chǔ)器和處理器之間加入Cache來(lái)暫存一些數(shù)據(jù)供處理器快速訪問(wèn)等等.總之,如何建立一套高效的存儲(chǔ)系統(tǒng),使其能夠最大程度的提升微處理器的性能效率,已經(jīng)越來(lái)越成為SoC設(shè)計(jì)者關(guān)注的熱點(diǎn).該文將以東南大學(xué)ASIC中心自主研發(fā)的一款SoC芯片——Garfield為研究對(duì)象,通過(guò)綜合對(duì)比Garfield兩個(gè)版本中存儲(chǔ)系統(tǒng)的性能優(yōu)劣來(lái)對(duì)SoC存儲(chǔ)系統(tǒng)的設(shè)計(jì)進(jìn)行總結(jié)分析.文章整體上分為四大部分,第一部分先介紹針對(duì)SoC存儲(chǔ)系統(tǒng)采用的評(píng)估