用于穿戴式設(shè)備的納米CMOS低功耗LNA研究.pdf

1、經(jīng)濟(jì)的發(fā)展帶動了物聯(lián)網(wǎng)和移動互聯(lián)網(wǎng)的興起，也帶來了新的發(fā)展熱點(diǎn)。穿戴式設(shè)備，在生活智能化這一背景下，形成高速發(fā)展的趨勢。但是，穿戴式設(shè)備由于自身特性，電池的容量得到限制。因此，系統(tǒng)自身的功耗問題一直制約穿戴式設(shè)備發(fā)展，影響其應(yīng)用前景。在目前的市場背景下，納米CMOS工藝是穿戴式設(shè)備的首選工藝。因此，針對穿戴式設(shè)備，使用納米CMOS工藝進(jìn)行低噪聲放大器的設(shè)計(jì)，具有重要的意義。
　　本課題基于SMIC55nm CMOS工藝，對適用于低

2、功耗藍(lán)牙標(biāo)準(zhǔn)的低噪聲放大器(LNA，Low NoiseAmplifier)進(jìn)行設(shè)計(jì)。采用了具有源極電感負(fù)反饋的共源極低噪聲放大器，該結(jié)構(gòu)為經(jīng)典的低噪聲放大器結(jié)構(gòu)?；谠摻Y(jié)構(gòu)，在55nm CMOS這一工藝節(jié)點(diǎn)上，進(jìn)行了一系列的驗(yàn)證和優(yōu)化，使得該低噪聲放大器在提供合理增益的同時，噪聲系數(shù)與線性度指標(biāo)均滿足低功耗藍(lán)牙標(biāo)準(zhǔn)的應(yīng)用需求。針對設(shè)計(jì)需求，該LNA將匹配網(wǎng)絡(luò)全部進(jìn)行了集成。
　　在Cadence軟件環(huán)境下實(shí)現(xiàn)電路的前端設(shè)計(jì)、版圖設(shè)