納米級CMOS高速低功耗加法器設(shè)計研究.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、全加器(Full-Adder)作為基本的運算單元，在很多VLSI系統(tǒng)中都有很廣泛的應(yīng)用，是構(gòu)建CPU和DSP等運算電路的核心，其速度和功耗以及面積等的性能將直接影響到整個集成電路的表現(xiàn)；如果能將這些性能改進(jìn)，勢必對集成電路整體性能有所提升；而隨著信息技術(shù)的不斷發(fā)展，人們對低功耗，高性能和高集成度的不斷追求，電源電壓不斷降低，特征尺寸不斷減小，已經(jīng)達(dá)到納米級水平，由此在集成電路設(shè)計中越來越多新的物理效應(yīng)需要加以考慮，比如低電源電壓下的信號

2、驅(qū)動能力、互連延遲，納米集成電路的漏電，功耗密度和物理實現(xiàn)等等；這些對低功耗高速度的追求對在納米工藝下設(shè)計全加器的提出了許多挑戰(zhàn)。
　　 本文基于90納米CMOS工藝，設(shè)計了一種電路結(jié)構(gòu)簡單，延時小，功耗低，芯片面積小的CMOS全加器；該全加器單元共用11只晶體管，通過在關(guān)鍵路徑上采用三管XNOR門實現(xiàn)高速進(jìn)位鏈，并且用反相器補(bǔ)充由于閾值電壓損失造成的關(guān)鍵路徑上邏輯電位的下降，達(dá)到進(jìn)位位全擺幅輸出，保證了輸出信號的驅(qū)動能力，滿足

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論