納米級CMOS高速低功耗加法器設計研究.pdf

1、全加器(Full-Adder)作為基本的運算單元，在很多VLSI系統(tǒng)中都有很廣泛的應用，是構建CPU和DSP等運算電路的核心，其速度和功耗以及面積等的性能將直接影響到整個集成電路的表現；如果能將這些性能改進，勢必對集成電路整體性能有所提升；而隨著信息技術的不斷發(fā)展，人們對低功耗，高性能和高集成度的不斷追求，電源電壓不斷降低，特征尺寸不斷減小，已經達到納米級水平，由此在集成電路設計中越來越多新的物理效應需要加以考慮，比如低電源電壓下的信號

2、驅動能力、互連延遲，納米集成電路的漏電，功耗密度和物理實現等等；這些對低功耗高速度的追求對在納米工藝下設計全加器的提出了許多挑戰(zhàn)。
　　 本文基于90納米CMOS工藝，設計了一種電路結構簡單，延時小，功耗低，芯片面積小的CMOS全加器；該全加器單元共用11只晶體管，通過在關鍵路徑上采用三管XNOR門實現高速進位鏈，并且用反相器補充由于閾值電壓損失造成的關鍵路徑上邏輯電位的下降，達到進位位全擺幅輸出，保證了輸出信號的驅動能力，滿足