基于FPGA的CPU的IP核設(shè)計(jì)與實(shí)現(xiàn)——針對(duì)EDA任務(wù)教學(xué)模型的實(shí)驗(yàn)系統(tǒng)的建設(shè).pdf

1、隨著高等職業(yè)教育改革的深入，高職院校在教育理念，教學(xué)模式，教授方法上與本科院校的傳統(tǒng)教育方式產(chǎn)生了很大的差別。但是，受到多年傳統(tǒng)大學(xué)教學(xué)理念的影響，很多高職院校一方面沒有完全擺脫傳統(tǒng)教育方式的束縛，另一方面也沒有完全探索出一條適合中國(guó)國(guó)情的高職教育的方式。但是，盡管是摸著石頭過(guò)河，在高職教育這個(gè)領(lǐng)域內(nèi)，許多高職院校的改革工作還是做了很多。
　　就教學(xué)方法而言，很多高職院校的教師曾經(jīng)接受的是傳統(tǒng)的本科教育理念與方法，當(dāng)這些畢業(yè)生走向

2、高職院校時(shí)，也習(xí)慣上把這一套理論帶入高職教育。很多高職院校依然采用的教材是傳統(tǒng)的本科生教材，教學(xué)方法依然是適合本科生那種偏重理論的教學(xué)方法。但是，如今的高職教育強(qiáng)調(diào)項(xiàng)目化教學(xué)方式，雖然很多教材圍繞著這個(gè)理念進(jìn)行了改編，但是卻使知識(shí)點(diǎn)因此變得分散而不系統(tǒng)，缺乏一個(gè)有效的教學(xué)模型。本人多年講授 EDA這門課程，設(shè)計(jì)出一款基于 FPGA的CPU的IP核用于項(xiàng)目化教學(xué)，并在筆者所在的學(xué)校成功推行，通過(guò)該項(xiàng)目，學(xué)生可以了解CPU的工作原理和電路設(shè)

3、計(jì)，學(xué)到復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)方法，本工作主要包括：
　?。?）對(duì)該設(shè)計(jì)的用戶需求進(jìn)行了分析，闡述了設(shè)計(jì)該模型的實(shí)際意義和受益人群，并對(duì)該模型中涉及到的教學(xué)任務(wù)中的知識(shí)模塊做了對(duì)應(yīng)分析。
　　（2）闡述了該模型的系統(tǒng)性、完整性與可拆解性，以及它與教學(xué)任務(wù)的對(duì)應(yīng)關(guān)系，將每個(gè)電路模塊與項(xiàng)目化教學(xué)的任務(wù)建立了聯(lián)系。
　?。?）將一個(gè)完整的模型分解成若干個(gè)子模塊進(jìn)行設(shè)計(jì)，采用硬件描述語(yǔ)言Verilog HDL對(duì)每個(gè)子模塊進(jìn)行了編程