基于冗余共享的嵌入式SRAM的內(nèi)建自測試修復(fù)及失效分析.pdf

1、如今，半導(dǎo)體集成技術(shù)已經(jīng)在最新的電子設(shè)備中得到廣泛的應(yīng)用，其中，嵌入式存儲(chǔ)器在芯片中占有絕對(duì)地位。嵌入式存儲(chǔ)器占芯片的面積比例越來越大，而且對(duì)于芯片性能的影響也越來越突出，這成為芯片發(fā)展的一個(gè)顯著特點(diǎn)。然而，由于其結(jié)構(gòu)密度大并且工藝復(fù)雜程度高，所以在晶圓測試過程中會(huì)發(fā)現(xiàn)很多芯片未通過測試，其主要原因就是芯片中的嵌入式存儲(chǔ)器發(fā)生了故障，從而導(dǎo)致整個(gè)晶圓的良率都比較低，此現(xiàn)象成為影響芯片良率的一個(gè)至關(guān)重要的因素。在測試中，測試成本也是一個(gè)關(guān)

2、鍵的因素，減少測試成本的目的就是幫助降低芯片的生產(chǎn)成本。甚至在優(yōu)化的條件下，測試成本有時(shí)也能占到芯片總體成本的40％左右。為了改善整個(gè)晶圓的良率、提高嵌入式存儲(chǔ)器的可靠度以及控制嵌入式存儲(chǔ)器的測試成本，在測試過程中對(duì)存在故障的嵌入式存儲(chǔ)器進(jìn)行有效的修復(fù)就顯得非常重要而且具有很大的市場應(yīng)用價(jià)值，因此值得深入研究。
　　首先，論文從SoC中嵌入式SRAM存儲(chǔ)器的測試發(fā)展歷程出發(fā)，對(duì)可測性設(shè)計(jì)中的存儲(chǔ)器內(nèi)建自測試（MBIST）的電路結(jié)構(gòu)

3、和運(yùn)行原理作了深入的研究。分析了嵌入式SRAM存儲(chǔ)器測試的三種方法的特點(diǎn)，重點(diǎn)研究了嵌入式SRAM存儲(chǔ)器的內(nèi)建自測試方法并且分析了嵌入式SRAM存儲(chǔ)器測試中常見的故障類型和測試算法。內(nèi)建自測試方法不僅很好的解決了嵌入式SRAM存儲(chǔ)器的測試問題，而且大大提高了測試效率，減少了測試時(shí)間和測試成本。在闡述嵌入式SRAM存儲(chǔ)器內(nèi)建自測試的基礎(chǔ)上，對(duì)于發(fā)現(xiàn)的故障，引入了傳統(tǒng)修復(fù)技術(shù)。針對(duì)于傳統(tǒng)修復(fù)技術(shù)耗費(fèi)過多芯片面積的問題，提出了傳統(tǒng)修復(fù)技術(shù)的優(yōu)

4、化方法，并且對(duì)于具體的優(yōu)化過程做了深入分析，重點(diǎn)探究了優(yōu)化后的全局冗余修復(fù)技術(shù)的基本結(jié)構(gòu)以及實(shí)現(xiàn)過程。
　　此外，我們在實(shí)際的ATE（自動(dòng)測試機(jī)）測試平臺(tái)中搭建了整體的測試流程，測試程序經(jīng)過調(diào)試后，進(jìn)行晶圓的在線測試。通過分析和總結(jié)測試結(jié)果可以發(fā)現(xiàn)，經(jīng)過嵌入式SRAM存儲(chǔ)器的內(nèi)建自測試和冗余修復(fù)，將良率提高3%~4%，減少了芯片的損失，達(dá)到了預(yù)期的目標(biāo)，同時(shí)也驗(yàn)證了整個(gè)測試流程和解決方案的可行性以及正確性。
　　最后，我們將