一種嵌入式Flash存儲(chǔ)器的內(nèi)建自測(cè)試電路的設(shè)計(jì).pdf

1、當(dāng)今眾多SoC芯片都會(huì)使用FLASH存儲(chǔ)器，而且存儲(chǔ)器容量正在不斷增加，這給芯片的測(cè)試工作帶來很多困難。時(shí)至今日，業(yè)界已經(jīng)為測(cè)試嵌入式存儲(chǔ)器開發(fā)了很多算法。不過，由于FLASH存儲(chǔ)器的擦寫周期長，需要對(duì)一般的算法加以取舍和改進(jìn)。
　　本論文的撰寫背景是為華虹NEC公司EF130工藝的FLASH設(shè)計(jì)一套測(cè)試方法，決定采用內(nèi)建自測(cè)試(BIST)電路，可以根據(jù)測(cè)試要求選擇使用MSCAN算法、棋盤格算法、對(duì)角線算法。為了節(jié)省芯片引腳，采用

2、串并轉(zhuǎn)換電路將串行輸入的測(cè)試信號(hào)轉(zhuǎn)成并行信號(hào)施加到待測(cè)電路。
　　文章首先通過闡述芯片測(cè)試的原理來引出測(cè)試的一般方法，然后介紹存儲(chǔ)器測(cè)試的特點(diǎn)和故障模型;接下來闡述FLASH存儲(chǔ)器的擦寫機(jī)制，然后介紹一下被測(cè)試FLASH的特征;接著交代設(shè)計(jì)方案的制定過程和完成設(shè)計(jì)的具體方法，通過編寫verilog代碼來實(shí)現(xiàn)設(shè)計(jì)，最后仿真代碼，通過驗(yàn)證。
　　經(jīng)過芯片流片后測(cè)試，到達(dá)了預(yù)定的要求，verilog代碼以軟核形式已經(jīng)交付客戶使用。