嵌入式存儲器內(nèi)建自測試和內(nèi)建自修復(fù)技術(shù)研究.pdf

1、嵌入式存儲器因其高帶寬、低功耗、硅面積開銷小等優(yōu)點被廣泛應(yīng)用于片上系統(tǒng)（SoC），預(yù)計在2014年，嵌入式存儲器在SoC中的硅面積占有率將會達到94％。由于應(yīng)用嵌入式存儲器的系統(tǒng)對可靠性的要求很高，因此研究嵌入式存儲器的自測試和自修復(fù)技術(shù)具有重要的意義和實用價值。 本文首先介紹了嵌入式存儲器及其內(nèi)建自測試和內(nèi)建自修復(fù)技術(shù)的研究背景、意義和基本原理，總結(jié)了本課題的國內(nèi)外研究現(xiàn)狀和發(fā)展前景；闡述了存儲器內(nèi)建自修復(fù)系統(tǒng)的設(shè)計過程，改進

2、了基于一維冗余塊結(jié)構(gòu)的修復(fù)策略,在沒有額外增加冗余資源的情況下，改進后的修復(fù)策略可以提高存儲器的修復(fù)率(即被修復(fù)的存儲單元個數(shù)與故障存儲單元個數(shù)的比值)，通過16×32比特靜態(tài)隨機存取存儲器(SRAM)內(nèi)建自修復(fù)系統(tǒng)電路仿真，驗證了該修復(fù)策略的可行性和具有高的修復(fù)率；提出了一種改進的基于線性反饋移位寄存器（LFSR）設(shè)計的地址生成器，并由此設(shè)計一種基于LFSR和March MSL測試算法設(shè)計的存儲器內(nèi)建自測試電路，仿真結(jié)果驗證了該電路具