確定性邏輯內建自測試技術研究.pdf

1、隨著集成電路設計進入超深亞微米階段，電路復雜度不斷提高，芯片測試面臨著巨大的挑戰(zhàn)。對于超大規(guī)模集成電路(Very-Large-Scale Integrated Circuit，VLSI)和SOC(System-On-a-Chip)，為了提高測試質量并降低測試成本，各種可測性設計(Design ForTestability，DFT)方法得到廣泛應用。其中，邏輯內建自測試(Logic BuiIt-In Self-test，LBIST)由于具

2、有測試數據量低、提供真速測試能力等優(yōu)點，逐漸被認可為今后可測試性設計技術的一個重要組成部分。 本文研究了各種DFT技術的工程應用，詳細分析了LBIST技術在實際應用中的關鍵問題，系統介紹了LBIST領域確定性向量生成方面的研究成果，在此基礎上針對該技術中目前存在的問題，提出了一種新的低功耗確定性LBIST方法。 本文的主要工作包括： 1．通用CPU芯片的可測性設計。本文對各種DFT方法及其工業(yè)應用進行了概要性陳

3、 述。介紹了這些技術在一款通用CPU工程項目中的應用。在可測試性設計實踐中， 采用了目前最成熟的幾種可測性設計技術：掃描設計、存儲器內建自測試和邊界掃 描設計。實驗結果表明經過上述可測性設計后，可獲得較高的故障覆蓋率。 2．應用于邏輯核的BIST關鍵技術研究。本文對LBIST在實際應用中存在的一些難點 問題進行了詳細分析，針對這些難點，提出了對應的解決方法。將這些解決方法應 用到一款通用CPU芯片部分模塊的LBIST結構

4、中。實驗結果表明，LBIST能夠在 較少的面積及性能開銷下取得較好的故障覆蓋率。 3．提出一種應用向量劃分的低功耗確定性LBIST方法。LFSR重播種(LFSR Reseeding) 是一種能夠進行強有力的數據壓縮的確定性LBIST方法，但LFSR在解碼過程中可 能帶來較大的測試功耗。本文全面分析了LBIST領域的各種確定性向量生成方法以 及低功耗設計現狀。在此基礎上，針對LFSR重播種技術中存在的問題，提出了一 種新

5、的基于LFSR重播種的低功耗確定性LBIST方法。所提出的設計利用掃描向量 中的切片重疊來同時減少確定位數目和跳變數目，因而能夠大大降低測試功耗和向 量存儲。在硬件結構上，使用一個解碼器生成控制信號。實驗結果表明，對于ISCAS89 基準電路，提出的方法能夠減少掃描鏈中80％左右的跳變，而只需要原始測試集(Mintest)25％左右的測試數據存儲。這樣，提出的方法一方面保持了LFSR重播種數據壓縮能力強的優(yōu)點，同時也獲得了在測試功