內(nèi)建自測(cè)試march算法的優(yōu)化研究.pdf

1、時(shí)至今日，隨著超大規(guī)模電路和超深亞微米工藝等相關(guān)技術(shù)日趨成熟，與之而來(lái)的問(wèn)題愈發(fā)突出，存儲(chǔ)器良品率已無(wú)法滿足工業(yè)生產(chǎn)需要。目前芯片的測(cè)試成為制約芯片發(fā)展的一大瓶頸，由于半導(dǎo)體工藝提高測(cè)試難度成本增加，集成電路自動(dòng)測(cè)試機(jī)(Automatic Test Equipment)測(cè)試已無(wú)法滿足常規(guī)測(cè)試需求，為了解決測(cè)試問(wèn)題，關(guān)于芯片的內(nèi)建自測(cè)試BIST研究越來(lái)越深入。
　　在片上系統(tǒng)(SOC)的微電子應(yīng)用中大容量嵌入式存儲(chǔ)器對(duì)內(nèi)建自測(cè)試的依

2、賴愈加突出。由于嵌入式存儲(chǔ)器難以從芯片管腳訪問(wèn)，從內(nèi)部測(cè)試恰好解決此問(wèn)題。對(duì)測(cè)試時(shí)所檢測(cè)到的故障模型盡可能大面積覆蓋，提高良品率促進(jìn)工業(yè)生產(chǎn)。所以，有效的故障模型，有效的測(cè)試算法及其實(shí)現(xiàn)是嵌入式存儲(chǔ)器內(nèi)建自測(cè)試設(shè)計(jì)的關(guān)鍵所在。
　　本篇論文主要針對(duì)時(shí)下內(nèi)建自測(cè)試BIST和相關(guān)算法優(yōu)化的研究。本文首先介紹目前測(cè)試技術(shù)的發(fā)展，然后對(duì)靜態(tài)隨機(jī)存儲(chǔ)器SRAM、故障類型進(jìn)行詳細(xì)說(shuō)明，隨后詳述了MBIST工作流程。最后重點(diǎn)闡述了March算法

3、及其變種，詳細(xì)分析解讀了相關(guān)故障模型的原因和解決途徑。在目前常用算法March C-的基礎(chǔ)上提出自己的新算法March C-D，對(duì)March C-無(wú)法覆蓋的偽讀破壞故障DRDF進(jìn)行了良好的覆蓋，并詳細(xì)分析此算法針對(duì)相關(guān)故障進(jìn)行測(cè)試工作的過(guò)程，得到理論上的驗(yàn)證。
　　最后基于Modelsim平臺(tái)進(jìn)行仿真驗(yàn)證March C-D算法的正確性和可行性。此改進(jìn)算法有更高的覆蓋率，并降低MarchC算法檢測(cè)故障時(shí)的重復(fù)率。對(duì)進(jìn)一步提高芯片的檢