已閱讀1頁，還剩78頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、自從集成電路誕生以來，對于集成電路設(shè)計的驗證一直是集成電路設(shè)計的重要環(huán)節(jié)。到目前為止集成電路設(shè)計過程中對于驗證所投入的時間及人力已遠超過設(shè)計的投入，并且隨著設(shè)計復(fù)雜度的提高，驗證投入將進一步增加。本文以 X微處理器訪存部件為驗證對象，從功能點提取、測試環(huán)境搭建和測試向量生成三個方面對X微處理器訪存部件的驗證工作進行詳細(xì)分析。
首先，本文提取了訪存部件功能點。根據(jù)訪存部件的功能及相關(guān)設(shè)計文檔提取 X微處理器訪存部件主要功能點。對
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 微處理器訪存部件設(shè)計及結(jié)構(gòu)功能驗證.pdf
- 多核處理器的訪存模擬與優(yōu)化技術(shù)研究.pdf
- 亂序處理器訪存行為建模.pdf
- 面向眾核處理器訪存鏈路接口的fpga驗證
- 基于仿真的多核處理器功能驗證技術(shù)研究.pdf
- 眾核處理器的訪存優(yōu)化及分析.pdf
- 多線程向量處理器驗證技術(shù)研究.pdf
- 多核處理器共享級Cache訪存行為建模.pdf
- 高效能ESCA協(xié)處理器驗證技術(shù)研究.pdf
- 多核多線程處理器訪存并行性分析與優(yōu)化.pdf
- 基于處理器藍牙PMU的功能驗證研究.pdf
- 多核處理器存儲資源管理建模與訪存帶寬管理優(yōu)化.pdf
- 網(wǎng)絡(luò)數(shù)據(jù)處理器驗證技術(shù).pdf
- 微處理器多媒體部件的設(shè)計與驗證.pdf
- 基于處理器訪存缺失率的節(jié)能軟件設(shè)計與實現(xiàn).pdf
- 基于多模擬器協(xié)同模擬的微處理器驗證技術(shù)研究.pdf
- 微處理器驗證方法研究.pdf
- 基于SEP6200處理器的Android系統(tǒng)訪存性能優(yōu)化.pdf
- 微處理器浮點乘加部件設(shè)計及結(jié)構(gòu)驗證.pdf
- 面向SPARC V8 ISA的處理器模型驗證技術(shù)研究.pdf
評論
0/150
提交評論