多核處理器存儲資源管理建模與訪存帶寬管理優(yōu)化.pdf

1、多核處理器已成為微處理器的主流和未來的發(fā)展方向。在多核處理器中，除了“存儲墻”問題外，存儲系統(tǒng)還面臨訪存帶寬有限、處理器核間訪存相互干擾、應(yīng)用行為多樣等挑戰(zhàn)，如何有效管理多核處理器的存儲資源以提高處理器性能得到了廣泛研究。為了更好的對多核處理器存儲資源的管理進(jìn)行分析和優(yōu)化，需要對此進(jìn)行建模，構(gòu)建一個相應(yīng)的軟件模擬平臺。此外，在多核處理器中，有限的訪存帶寬已成為性能提升的瓶頸，需要對訪存請求進(jìn)行合理的調(diào)度，從而改善訪存帶寬的利用。

2、　　本文提出對多核處理器存儲資源的管理進(jìn)行建模，以提供有效的多核處理器存儲資源管理分析和評估手段；在此基礎(chǔ)上，對多核處理器中一種重要的共享存儲資源——訪存帶寬的管理進(jìn)行優(yōu)化，提出一種預(yù)取請求感知的訪存調(diào)度策略。本文的主要工作包括：
　　1.多核處理器存儲資源管理建模。分析并比較了當(dāng)前主流的處理器模擬器，在此基礎(chǔ)上，設(shè)計實現(xiàn)了一款多核處理器模擬器Gem5-M。Gem5-M模擬器是Gem5模擬器與DRAMSim2模擬器的集成，能夠詳細(xì)

3、模擬內(nèi)存行為，彌補了Gem5模擬器不能真實模擬多核處理器內(nèi)存系統(tǒng)的缺陷。
　　2. Gem5-M模擬器的評估。使用SPEC CPU2000測試程序，通過與Gme5模擬器進(jìn)行對比，評估了Gem5-M模擬器的模擬速度和模擬精度。由于加入了DRAMSim2模擬器，使得Gem5-M模擬器能夠更好的模擬內(nèi)存系統(tǒng)，提高了模擬精度，而模擬速度降低并不明顯。
　　3.訪存帶寬管理優(yōu)化。由于一些應(yīng)用程序在訪問內(nèi)存時，會因為無效預(yù)取請求的干擾，