多核處理器的訪存模擬與優(yōu)化技術(shù)研究.pdf

1、在工藝和應(yīng)用的雙重推動下，多核結(jié)構(gòu)成為當(dāng)前高性能微處理器的發(fā)展趨勢。多核對單芯片有限Cache、帶寬等存儲資源的競爭將進(jìn)一步凸顯訪存的瓶頸，同時伴隨著更加多樣的目標(biāo)應(yīng)用，微體系結(jié)構(gòu)研究采用的性能評估環(huán)境面臨新的要求。本文的研究主要圍繞多核處理器的性能模擬和存儲子系統(tǒng)的性能優(yōu)化展開，工作涵蓋了軟件平臺建設(shè)和結(jié)構(gòu)邏輯設(shè)計兩個層次，論文的貢獻(xiàn)與創(chuàng)新之處包括： 1．本文設(shè)計并實(shí)現(xiàn)了基于龍芯CPU的多核全系統(tǒng)模擬器SimOS-Godson

2、。通過采用所設(shè)計的備份回滾、值預(yù)測檢驗(yàn)等算法，解決了因?yàn)楣δ芘c時序分離的組織形式而帶來的精確異常、存儲一致性等關(guān)鍵難題，經(jīng)過了與真實(shí)處理器模型的誤差校正，實(shí)現(xiàn)了方便高效的調(diào)試、控制與統(tǒng)計功能，較好地協(xié)調(diào)了速度、靈活、精確三方面的關(guān)系。SimOS-Godson的平均指令模擬速度超過300K/秒，處理器模型誤差小于15％，其不但可以為多核體系結(jié)構(gòu)研究提供基于軟件的性能模擬環(huán)境支持，同時也是龍芯多核芯片的硅前系統(tǒng)開發(fā)平臺。 2．從有效

3、利用帶寬、提高訪存性能出發(fā)，本文提出了一種亂序調(diào)度與模式預(yù)測相結(jié)合的多核訪存控制器管理策略。亂序調(diào)度借助多核訪存更加密集的特點(diǎn)，將請求隊(duì)列作為調(diào)度窗口，使位于同一Page的請求能連續(xù)執(zhí)行。模式預(yù)測根據(jù)歷史窗口的訪存次數(shù)來識別熱點(diǎn)線程，通過抽取熱點(diǎn)流進(jìn)行Page模式的預(yù)測，減輕多核訪存請求交織對空間局部性預(yù)測的干擾。結(jié)合兩種優(yōu)化技術(shù)實(shí)現(xiàn)的訪存控制器能夠有效利用DRAM芯片的Open Page特性來降低訪存延時，對典型多線程應(yīng)用的性能提升平

4、均可達(dá)8．6％。 3．針對多核共享和私有Cache結(jié)構(gòu)各自的優(yōu)點(diǎn)與局限，本文提出了一種新型的異構(gòu)CMP Cache結(jié)構(gòu)，采用兩類具有不同Cache層次的結(jié)點(diǎn)組成多核芯片，設(shè)計了基于間接索引的Cache容量復(fù)用等技術(shù)，協(xié)調(diào)Cache訪問局部性與容量利用率之間的沖突，提供了容量有效且訪問迅速的片上存儲層次。實(shí)驗(yàn)結(jié)果表明：對于單進(jìn)程應(yīng)用，異構(gòu)CMP Cache平均可獲得16．2％的性能提升：對于多線程應(yīng)用，性能提升為9．1％。異構(gòu)CM