異構(gòu)多核網(wǎng)絡(luò)安全處理器硬件優(yōu)化技術(shù)研究.pdf

1、高線速和數(shù)據(jù)安全保障的網(wǎng)絡(luò)處理器在網(wǎng)絡(luò)未來(lái)發(fā)展中具有越來(lái)越重要的作用。本文以網(wǎng)絡(luò)處理器項(xiàng)目為基礎(chǔ)，針對(duì)網(wǎng)絡(luò)安全處理器的一些硬件(算術(shù)運(yùn)算單元、安全加密模塊等)展開研究，論文工作包括：
　　 1.實(shí)現(xiàn)XDNP異構(gòu)多核網(wǎng)絡(luò)安全處理器，其內(nèi)的各個(gè)IP核均自主開發(fā)。該網(wǎng)絡(luò)安全處理器包括1個(gè)XD-MP Core，6個(gè)包處理引擎PE，1個(gè)安全協(xié)處理器單元，以及存儲(chǔ)控制(SRAM和SDRAM)單元和網(wǎng)絡(luò)數(shù)據(jù)交換總線單元。將片上總線分成兩類，分

2、別為控制平面總線和數(shù)據(jù)平面總線。提出一種分離式并行交換結(jié)構(gòu)的片上總線，將數(shù)據(jù)平面總線分離為命令總線和數(shù)據(jù)總線的多核共享形式使得經(jīng)過命令總線仲裁后的總線請(qǐng)求在得到數(shù)據(jù)響應(yīng)時(shí)可以通過不同的數(shù)據(jù)總線并發(fā)的進(jìn)行響應(yīng)，大大提高了片上總線的傳輸速率。
　　 2.從邏輯關(guān)系上優(yōu)化了快速加法器中的組進(jìn)位產(chǎn)生信號(hào)和組進(jìn)位傳播信號(hào)，并采用差分串聯(lián)電壓開關(guān)傳輸門(DCVSPG)邏輯電路實(shí)現(xiàn)，再用這兩個(gè)信號(hào)產(chǎn)生組進(jìn)位信號(hào)，該方法解決了傳統(tǒng)靜態(tài)曼徹斯特鏈

3、進(jìn)位旁路電路的邏輯沖突問題，又避免了動(dòng)態(tài)曼徹斯特鏈進(jìn)位旁路電路在預(yù)充階段的延遲和功耗開銷，比之標(biāo)準(zhǔn)CMOS門電路有更快的速度和更低的功耗。討論了DCVSPG邏輯中形成樹狀結(jié)構(gòu)的NMOS晶體管的溝道寬度對(duì)整個(gè)電路性能的影響，同時(shí)建立了一個(gè)估算DCVSPG邏輯電路延遲的簡(jiǎn)單模型。并利用該模型對(duì)DCVSPG邏輯產(chǎn)生組進(jìn)位產(chǎn)生信號(hào)和組進(jìn)位傳播信號(hào)的電路進(jìn)行優(yōu)化，使其能達(dá)到指定的延遲指標(biāo)。采用DCVSPG邏輯電路實(shí)現(xiàn)了一種32位加法器，其性能比之

4、由標(biāo)準(zhǔn)單元設(shè)計(jì)得到的同類結(jié)構(gòu)加法器有很大的提升。
　　 3.RSA密碼系統(tǒng)性能受到長(zhǎng)整數(shù)模乘冪運(yùn)算速度的制約。為了提高模乘冪運(yùn)算器的速度，采用兩級(jí)進(jìn)位保留加法器(CSA)結(jié)構(gòu)改進(jìn)了蒙哥馬利模乘算法。通過插入寄存器縮短了電路的關(guān)鍵路徑，保證了CSA操作數(shù)的同時(shí)性，顯著提升了模乘運(yùn)算器速度。另外，通過調(diào)整從左到右的二進(jìn)制模冪運(yùn)算的模乘運(yùn)算次序，避免了大部分模乘運(yùn)算結(jié)束后的長(zhǎng)整數(shù)加法，大大節(jié)省了時(shí)間。將采用本方法實(shí)現(xiàn)的1024位RSA

5、模冪運(yùn)算器比近年最具代表性的從左到右二進(jìn)制模冪運(yùn)算器的有較大性能提升。
　　 4.ECC密碼系統(tǒng)在加解密的計(jì)算中需要使用到大量的模乘運(yùn)算和模平方運(yùn)算。在素域上不但優(yōu)化了傳統(tǒng)的蒙哥馬利模乘運(yùn)算，提出了2位超前蒙哥馬利模乘運(yùn)算器，還利用平方運(yùn)算所固有的特性對(duì)部分積進(jìn)行重構(gòu)，使部分積的數(shù)量減少一半，并以此為基礎(chǔ)提出折半模平算法，設(shè)計(jì)專門針對(duì)模平方運(yùn)算的電路，使模平方運(yùn)算的時(shí)間僅為模乘運(yùn)算的一半。在二進(jìn)制域上，提出字串行模乘算法，將被乘

6、數(shù)左移兩個(gè)字，使得硬件實(shí)現(xiàn)能采用流水線技術(shù)，同時(shí)簡(jiǎn)化了關(guān)鍵變量的計(jì)算方法，縮短了電路計(jì)算的延時(shí)，提高了性能，能快速有效的計(jì)算出兩個(gè)操作數(shù)的模乘結(jié)果。提出雙字串行模平方算法，利用二進(jìn)制域平方運(yùn)算所固有的特性直接得到平方運(yùn)算結(jié)果，再利用蒙特馬利方法對(duì)結(jié)果約減，可每次處理兩個(gè)字長(zhǎng)，其計(jì)算時(shí)間也為模乘運(yùn)算的一半。以這些算術(shù)運(yùn)算電路為基礎(chǔ)實(shí)現(xiàn)了ECC雙域密碼協(xié)處理器，其具有較高的性能。
　　 5.提出可切換式TAM結(jié)構(gòu)，某些IP核通過切換