異構(gòu)多核網(wǎng)絡(luò)處理器中高性能共享存儲器系統(tǒng)關(guān)鍵技術(shù)研究.pdf

1、存儲器性能遠(yuǎn)遠(yuǎn)落后于處理器，即“存儲器墻”，日益成為高性能多核處理器系統(tǒng)的性能瓶頸。網(wǎng)絡(luò)處理器(Networt Processor)具有精簡指令集處理器的靈活性和可比擬專用集成電路的速度，它已經(jīng)逐漸成為構(gòu)建網(wǎng)絡(luò)系統(tǒng)的基本部件，代表著未來網(wǎng)絡(luò)設(shè)備設(shè)計(jì)的發(fā)展方向。
　　 本課題來源于國家科研項(xiàng)目“高性能網(wǎng)絡(luò)處理器的設(shè)計(jì)與研究”。本文結(jié)合網(wǎng)絡(luò)處理器中的查找表、轉(zhuǎn)發(fā)表等數(shù)據(jù)包其對處理速度的不同要求，系統(tǒng)地分析不同存儲器的特點(diǎn)，提出了網(wǎng)絡(luò)

2、處理器片上共享的存儲控制系統(tǒng)。針對存儲器的異構(gòu)多處理器并行訪問存儲器的特點(diǎn)，分別設(shè)計(jì)了SRAM和SDRAM控制器的接收命令隊(duì)列，并采用分層優(yōu)先仲裁器設(shè)計(jì)策略很好地解決了多個處理單元對片外存儲器的并行訪問。通過基于CAM按內(nèi)容查找的原理設(shè)計(jì)的硬件互斥鎖，支持各個處理器對至多8個存儲器地址進(jìn)行加鎖的功能，以防止其他處理器對已鎖定地址的內(nèi)容進(jìn)行修改，從而實(shí)現(xiàn)了多處理器共享訪問時的協(xié)作，提高了同步訪問時的數(shù)據(jù)安全性。在存儲器系統(tǒng)整體設(shè)計(jì)的基礎(chǔ)上

3、，針對一般訪問SDRAM時的激活行和預(yù)充電關(guān)閉行等操作要消耗一半以上的尋址時間的實(shí)際情況，進(jìn)一步提出了同bank同行尋址和乒乓操作的優(yōu)化方案。前者能省略預(yù)充電和行激活操作，后者可以隱藏輪換bank訪問時的預(yù)充電時間。通過修改仲裁器和接口電路的讀、寫狀態(tài)機(jī)，SDRAM控制器能根據(jù)前后指令訪問的地址判斷指令是否可以采用優(yōu)化，自動選擇可行的優(yōu)化方式訪問片外SDRAM。
　　 通過在網(wǎng)絡(luò)處理器的指令平臺上的驗(yàn)證，互斥鎖對SRAM地址加鎖